• 한국산업정보학회:학술대회논문집
• /
• 한국산업정보학회 2002년도 춘계학술대회 논문집
• /
• pp.190-194
• /
• 2002

유한 필드 GF(2$^{m}$ ) 상에서의 곱셈은 Diffie-Hellman key exchange, EIGamal과 같은 공개키 암호시스템에서의 기본적인 연산이다. 본 논문에서 는 셀룰러 오토마타를 이용하여 GF(2$^{m}$ ) 상에서 몽고메리 곱셈을 m 클럭 사이클만에 처리하는 새로운 구조를 제시 하였다. 본 논문에서 제시된 몽고메리 곱셈기는 모듈러 지수기, 나눗셈기, 곱셈의 역원기등을 효율적으로 구현하는데 활용될 수 있다. 또한 셀룰러 오토마타는 간단하고도 규칙적이며, 모듈화 하기 쉽고 계층화 하기 쉬운 구조이므로 VLSI구현에도 효율적으로 활용될 수 있다.

• 한국지능시스템학회논문지
• /
• 제11권1호
• /
• pp.22-27
• /
• 2001

본 논문에서는 복잡한 하이퍼카오스 신호를 발생시키는 HVPM (Hyperchaotic Volume Preserving Maps) 모델의 회로를 제안하고, 보드상에서 구현하고자 한다. 제안한 HVPM 모델은 3차원 이산시간(discrete-time) 연립차분방정식으로 구성되어 있으며, 비선형 사상(maps)과 모듈러(modulus) 함수를 사용하여 랜덤한 카오스 어트랙터(attractor)를 발생시킨다. 이러한 HVPM 모델을 하드웨로 구현하기 위하여 연산 부분은 연산증폭기를 사용하고, 매핑(mapping) 부분은 N형 함수와 비교기를 사용하여 설계한다. 특히, N형의 비선형 함수는 CMOS 전달특성과 선형증폭기의 출력특성을 조합하여 독특하게 구현하였다. 구현한 보드상의 실험에서 카오스 시스템 파라미터 값에 대응하는 가변저항기를 조절하여 비주기적인 하이퍼카오스 신호를 발생시킴을 입증하였다. 또한 출력된 카오스 신호들간의 오실로스코프 사진에서 위상공간(phase space)의 동적응답은 랜덤한 어트랙터를 발생시킴을 확인할 수 있었다.

• 정보처리학회논문지C
• /
• 제9C권2호
• /
• pp.163-172
• /
• 2002

자바카드 API는 한정된 메모리를 가진 스마트 카드 기반의 프로그램을 개발할 때 많은 이점을 제공한다. 그러나 공개키 암호 알고리즘 구현에 반드시 필요한 연산들인 모듈러 지수 연산, 최대공약수 계산, 그리고 소수 판정과 생성 등의 연산을 지원하지 않는다. 본 논문에서는 자바 카드에서 공개키 암호 알고리즘 구현을 위해서 반드시 필요한 연산들을 지원하는 임의의 정수 클래스의 설계 및 구현하였다.

• 공학교육연구
• /
• 제9권3호
• /
• pp.49-61
• /
• 2006

본 연구의 목적은 제품가족 디자인 과목을 사례로 하여 교과과정을 재구성하고 실제 교육을 실현한 내용을 소개함으로써 산업공학에서 창의공학 설계 및 교육의 모형과 그 가능성을 을 제시하는 데 있다. 수시로 변하는 고객요구와 모델의 다양화 및 기술의 변화는 제품의 맞춤 생산과 시장 및 고객에 따른 차별화를 필요로 하며 이를 위해서 플랫폼에 기초한 제품가족 개념을 이용한 대량 맞춤화 (Mass customization)의 적용이 아주 중요하다. 제품가족이란 공통의 특성, 구성품과 서브시스템을 공유하는 상호 연관된 일련의 제품으로서 다양한 시장 분야를 충족시킨다. 제품가족의 모델링은 효과적인 제품의 개발과 제품 플랫폼 및 공통 부품과 기능을 개발하는데 아주 중요한 분야이며 학생들의 창의적인 노력이 필수적이다. 본 연구에서는 이러한 목적을 위해서 개발된 교육과정을 창의 설계의 관점에서 교육하고, 실습을 통해서 학생들의 교육의 만족도 및 그 수업 참여도를 높임으로써 변화된 공학교육의 새로운 방향을 제시해 보고자 한다.

• 한국통신학회논문지
• /
• 제27권6C호
• /
• pp.625-631
• /
• 2002

본 논문에서는 유한 필드 GF(2")상에서 모듈러 곱셈 A(x)B(x) mod G(x)를 수행하는 MSB 우선 디지트 시리얼곱셈기를 설계하였다. 이를 위하여 GF(2")상에서 MSB 우선 곱셈 알고리즘으로부터 자료 의존 그래프를 구하고, 이를 이용하여 효율적인 디지트 시리얼 시스톨릭 곱셈기를 설계한다. 설계된 곱셈기에 대한 VHDL 코드를 구하고 시뮬레이션을 거친 후 FPGA 로 구현한다. 구현된 곱셈기는 디지트의 크기를 L로 설정했을 경우 연속적인 입력 데이터에 대해 [m/L) 클럭 사이클 비율로 곱셈의 결과를 출력한다. 본 연구에서 구현된 곱셈기를 기존의 곱셈기와 비교 분석한 결과 시간 및 공간 복잡도가 감소되었으며, 간단한 구조로서 데이터 처리 지연시간을 줄일 수 있다. 또한 본 연구에서 제안한 구조는 단 방향의 신호 흐름 특성을 가지고 있으며, 매우 규칙적이기 때문에 m과 L에 대해 높은 확장성을 가진다.

• 대한전자공학회논문지SD
• /
• 제42권3호
• /
• pp.43-50
• /
• 2005

본 논문에서는 다운 디지털 회로(DLC)를 이용하여 4치 논리 게이트를 설계하였고, 이들 게이트를 이용하여 동기식 4치 up/down 카운터를 제안하였다. 제안된 카운터는 T-type 4치 플립플롭과 $2\times1$ 임계-t 멀티플렉서로 이루어져 있고, T-type 4치 플립플롭은 D-type 4치 플립플롭과 4치 논리 게이트들(모듈러-4 가산 게이트, 4치 인버터, 항등 셀, $4\times1$ 멀티플렉서)로 구성되어 있다. 이 카운터의 모의실험 결과는 10[ns]의 지연시간과 8.48[mW]의 전력소모를 보여준다. 또한 다치논리 회로로 설계된 카운터는 상호결선과 칩 면적의 감소뿐만 아니라 디지트 확장의 용이함의 이점을 가진다.

• 대한전자공학회논문지SD
• /
• 제40권4호
• /
• pp.51-57
• /
• 2003

통신망 및 그 이외의 네트워크 환경의 발전은 사회적으로 중요한 문제를 발생시켰다. 이러한 문제점 중 가장 중요한 것이 네트워크 보안 문제이다. 보안과 관련된 문제점들은 해킹, 크랙킹과 같은 방법으로 반 보안 분야를 확장시키며 발전되었다. 새로운 암호 알고리즘의 발달 없이 해커나 크래커로부터 데이터를 보호하기 위해서는 기존과 같이 키의 길이를 증대하거나 처리 데이터의 양을 증대시키는 방법 밖에는 없다. 본 논문에서는 공개키 암호 알고리즘의 몽고메리 승산부에서 처리속도를 감소시키기 위한 M3 알고리즘을 제안하였다. 매트릭스 함수 M(·)과 룩업테이블을 사용하는 제안된 M3 알고리즘은 몽고메리 승산부의 반복 연산부를 선택적으로 수행하게 된다. 이러한 결과로 변형된 반복 변환 부분은 기존 몽고메리 승산기에 비하여 30%의 처리율 향상을 가져왔다. 제안된 몽고메리 승산 M3 알고리즘은 캐리 생성부의 어레이 배열과 가변 길이 오퍼랜드 감소로 인한 병목 현상을 줄일 수 있다. 그러므로 본 논문에서는 제안된 M3 알고리즘을 공개키 암호시스템의 대표적인 시스템인 RSA에 적용하여 M3-RSA를 설계하였으며 설계 및 모의실험은 Synopsys ver 1999.10을 사용하였다. M3 알고리즘은 기존 승산알고리즘에 비하여 30%의 처리속도 증가를 보임으로서 크랙 및 처리율 향상에 영향이 많은 공개키 암호시스템에 적합하리라 사료된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 추계학술대회
• /
• pp.190-192
• /
• 2018

NIST 표준으로 정의된 이진체 상의 5가지 pseudo-random 타원곡선과 5가지 Koblitz 타원곡선을 지원하는 타원곡선 암호 (Elliptic Curve Cryptography; ECC) 프로세서를 설계하였다. Lopez-Dahab 투영 좌표계를 적용하여 모듈러 곱셈과 XOR 연산으로 스칼라 곱셈 (scalar multiplication)이 연산되도록 하였으며, 32-비트${\times}$32-비트의 워드 기반 몽고메리 곱셈기를 이용한 고정 크기의 하드웨어로 다양한 키 길이의 ECC가 구현될 수 있도록 설계하였다. 설계된 ECC 프로세서는 FPGA 구현을 통해 하드웨어 동작을 검증하였으며, 0.18-um CMOS 셀 라이브러리로 합성한 결과 100 MHz의 동작 주파수에서 10,674 GEs와 9 킬로비트의 RAM으로 구현되었고, 최대 154 MHz의 동작 주파수를 갖는다.

• 한국정보통신학회논문지
• /
• 제25권3호
• /
• pp.419-426
• /
• 2021

NIST FIPS 186-2에 정의된 GF(p) 상의 5 가지 체 크기 (192, 224, 256, 384, 521 비트)와 8 가지의 산술연산 동작모드 (ECPSM, ECPA, ECPD, MA, MS, MM, MI, MD)를 지원하는 고성능 타원곡선 암호 프로세서 HP-ECCP를 설계하였다. HP-ECCP가 부채널 공격에 내성을 갖도록 만들기 위해, 타원곡선 점 스칼라 곱셈에 사용되는 개인키의 해밍웨이트에 무관하게 점 덧셈과 점 두배 연산이 균일하게 수행되는 수정된 left-to-right 이진 알고리듬을 적용하여 설계했다. 또한, 타원곡선 점 연산에 핵심이 되는 모듈러 곱셈 연산의 고성능 하드웨어 구현을 위해 Karatsuba-Ofman 곱셈 알고리듬, Lazy 축약 알고리듬, Nikhilam 나눗셈 알고리듬을 적용하여 설계했다. HP-ECCP를 180 nm CMOS 표준 셀 라이브러리로 합성한 결과 67 MHz의 동작 주파수에서 620,846 등가 게이트로 구현되었으며, 체 크기 256 비트의 ECPSM이 초당 2,200회 계산될 수 있는 것으로 평가되었다.

• 전자공학회논문지SC
• /
• 제40권3호
• /
• pp.145-151
• /
• 2003

본 논문에서는 고속의 연산동작과 낮은 회로 복잡도를 갖는 새로운 GF(2/sup m/)상의 승산기를 제안한다. 유한체 연산은 다항식 승산과 기약다항식을 적용한 모듈러 연산에 의해 전개되며, 본 논문에서는 이 두 과정을 분리하여 다루었다. 다항식 승산연산은 Permestzi의 기법을 토대로 전개하였고 기약다항식은 AOP로 하였다. 멀티플렉서를 사용하여 GF(2/sup m/)상의 승산회로를 구성하였고, 회로 복잡도와 지연시간을 타 논문과 비교하였다. 제안된 승산기는 낮은 회로 복잡도와 지연시간을 보이며, 회로의 구성이 정규성을 가지므로 VLSI 구현에 적합하다.