• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.76-84
• /
• 2009

본 논문에서는 교육적 활용과 어플리케이션 개발에 응용 가능한 SoC 플랫폼을 제안한다. 플랫폼 하드웨어는 OpenRISC 프로세서, 범용 입출력장치, 범용 직렬 인터페이스, 디버그 인터페이스, VGA/LCD 제어기 등의 주변장치와 온 칩 SRAM 및 WISHBONE 인터커넥터로 구성되며 전체 합성 가능하도록 설계 되었다. 모든 하드웨어 구조는 재구성 가능하여 매우 유연한 구조로 되어있다. 또한 개발된 SoC 플랫폼의 하드웨어/소프트웨어 디버깅과 플랫폼 상에서 구현될 소프트웨어 개발을 위해 컴파일러, 어셈블러, 디버거, 운영체제 등의 SW 개발환경이 구현 및 검증되었다. 설계된 IP와 SoC는 Verilog HDL로 기술된 테스트벤치를 이용한 모듈 수준 기능검증, 최상위 블록 수준 기능검증, ISS를 이용한 구조적, 명령어 수준 검증, FPGA 프로토타입을 이용한 시스템 수준 에뮬레이션 방법을 통해 검증되었다. 검증된 플랫폼을 이용한 멀티미디어 SoC를 Magnachip 0.18 um CMOS 라이브러리를 이용하여 ASIC으로 구현하여 91MHz의 클록 주파수에서 동작을 확인하였다.

• 한국통신학회논문지
• /
• 제37B권11호
• /
• pp.1041-1049
• /
• 2012

공유메모리 멀티프로세서 시스템에서, lock을 사용하는 전통적인 동기화 방식의 문제점들을 극복하기 위하여 트랜잭셔널 메모리(transactional memory)가 제안되었고, 고성능 트랜잭셔널 메모리를 실용화하기 위한 다양한 구현 방법들이 계속해서 연구되고 있다. 하지만 이러한 연구들은 트랜잭셔널 메모리의 실용화 및 수행 속도 개선에 주력하고 있으며, 충돌 관리 정책(conflict management policy)에 따른 트랜잭셔널 메모리의 시스템 오버헤드를 분석하는 연구는 부족한 실정이다. 이에 본 논문은 트랜잭셔널 메모리의 한 종류인 하드웨어 트랜잭셔널 메모리를 충돌 관리 정책에 따라 네 가지로 분류하고, 모델링과 시뮬레이션을 통해 이 네 가지의 성능과 시스템 버스 트래픽을 비교 분석한다. 그리고 이러한 비교 분석 결과를 바탕으로 시스템 성능에 가장 크게 기여 할 수 있는 효율적인 충돌 관리 정책을 제시한다.

• 한국통신학회논문지
• /
• 제19권7호
• /
• pp.1256-1271
• /
• 1994

본 논문에서는 Gbit 매체접근데어 프로토콜인 HMR(High-speed Multimedia Ring)의 퀘타 할당방법을 변형 적용하여 B-ISDN의 GFC(Generic Flow Control) 프로토콜로 제안하고 시뮬레이션을 통하여 제안된 프로토콜의 성능을 분석하였다. HMR 프로토콜은 Gbit ATM-LAN으로 제안되었지만 버스, 링, 스타버스 형태의 토폴로지에 적용할 수 있도록 고려되었을뿐 아니라 멀티미디어 트래픽 수용을 위한 다단계의 우선순위 제어기능을 가지고 있으므로 수정없이 GFC 프로토콜로 적용이 가능하다. 그러나 기존의 HMR 프로토콜에서 제안되었던 정적퀘타할당 방법은 버스트성이 큰 트래픽에 대하여는 엑세스지연이 과다하게 되는 단점이 있었다. 따라서 본 논문에서는 큐의 크기를 고려한 동적퀘타할당 방식을 적용한 HMR 프로토콜을 제안하고 CCITT에서 제안한 7사지 GFC 시험절차를 적용하여 시뮬레이션을 수행하였다. 동적 퀘타할당 방식을 적용한 HMR 프로토콜은 정적퀘타할당 방식을 적용한 HMR에 비하여 개선된 성능을 나타내었다. 또한 HMR-GFC 프로토콜은 ATMR에 비하여 우수한 성능을 나타내며, DQDB와는 대등한 정도의 성능을 나타탬을 확인하였다.

• 한국정보처리학회논문지
• /
• 제5권6호
• /
• pp.1610-1619
• /
• 1998

매우 버스티한 특성을 갖는 데이터 트래픽을 지원하는 ABR (Available Bit Rate) 서비스 클래스는 피드백을 이용하여 트래픽을 제어한다. 이에 관한 연구는 점-대-점 연결에 적용하기 위한 것으로 시작되어 최근에는 멀티캐스트 서비스를 요구하는 트래픽 전송이 증가함에 따라 점-대-다중점에 적용하는 연구로 확장되고 있다. 그런데 피드백에 의하여 트래픽을 제어하는 경우 전파지연이 클수록 제어의 효율성이 떨어지게 된다. 특히 멀티캐스트의 경우에는 원거리 수신원은 근거리 수신원에 비하여 피드백의 적시성이 더 떨어져 경로 상황 및 수신원 능력이 동일함에도 불구하고 더 낮은 서비스를 받는 불공정성이 발생할 수 있다. 따라서 멀티캐스트의 경우에는 전파지연으로 인한 피드백 부적시성을 수정하는 것이 더 중요하다. 본 논문은 EPRCA (Enhanced Proportional Rate Control Algorithm)에 의하여 ABR 멀티캐스트 트래픽을 제어하는 스위치들이 자신의 능력이 허용하는 경우 동적인 셀 스케줄링을 이용하여 하단의 폭주에 일시적으로 반응하는 방식을 제안함으로써 원거리 수신원에 대한 제어를 효율적으로 해 줄 수 있는 스위치 동작에 대하여 살펴보았다. 제안한 스위치는 VC (Vitrual Circuit)마다 피드백되는 역방향 RM (Resource Management) 셀에 의하여 동적인 셀 스케줄링을 하므로VC마다 버퍼를 두는 구현상의 복잡성이 있으며, 버퍼 점유율이 높아지는 오버헤드가 있다. 시뮬레이션을 통하여 제안한 스위치 동작을 멀티캐스트 연결에 적용하여 본 결과원거리와 근거리 모든 수신원에서의 셀 손실율이 낮아질 뿐 아니라 두 수신원간의 셀 손실율의 차를 감소시킬 수 있음을 볼 수 있었다.

• 대한전자공학회논문지SD
• /
• 제42권8호
• /
• pp.15-26
• /
• 2005

본 논문에서는 효율적인 $GF(2^m)$ 멀티 세그먼트 곱셈 연산 구조를 제안하고 제안된 구조의 타원곡선 암호 프로세서 설계 응용을 연구한다. 제안된 멀티 세그먼트 곱셈 연산 구조는 유한체 크기 m에 비하여 아주 작은 워드 조합 곱셈기를 이용하여 부분곱을 계산하고 거의 모든 내부 버스는 워드 크기이며 m 비트 멀티플렉서와 m 비트 레지스터를 하나만 사용한다. 따라서 조합 곱셈기의 워드 크기 w를 줄이고 세그먼트 수 k를 크게 하여 전체 데이터패스 자원 사용량이 최소화할 수 있다. 제안된 곱셈기는 디지트 시리얼 곱셈기로 구현된 ECC 프로세서와 비교할 때 이론적으로 자원 효율성이 우수하다 암호 프로세서의 자원 사용량은 구현에 필요한 기본 하드웨어 요소 수뿐만 아니라 구성 요소들의 배치와 연결 상태에도 의존한다. 제안된 프로세서의 실질적인 자원사용량을 디지트 시리얼 곱셈기 기반 암호 프로세서와 비교하기 위하여 두 종류의 프로세서를 FPGA 상에 구현하였다. 실험 결과로 제안된 멀티 세그먼트 곱셈기 기반 EU 프로세서는 유사한 성능을 가지는 디지트 시리얼 곱셈기 기반 EU 프로세서보다 자원 사용면에서 2배 정도 우수함을 보였다.

• 대한전자공학회논문지SD
• /
• 제44권4호
• /
• pp.63-72
• /
• 2007

본 논문에서는 멀티미디어 무선단말기에 적합한 코프로세서를 설계하였다. 멀티미디어 무선단말기는 많은 양의 멀티미디어 데이터를 실시간으로 처리하기 때문에 고속 멀티미디어 연산을 지원하는 코프로세서가 요구된다. 따라서 본 논문에서는 재구성 가능한 구조를 사용하여 고속 연산이 가능한 코프로세서의 구조를 제안하고 이를 설계하였다. 제안된 코프로세서는 재구성이 가능할 뿐만 아니라 PE(Processing Element)들을 그룹 단위로 묶어서 응용분야에 따라 확장이 가능하도록 하였으며 곱셈기를 사용하지 않고 곱셈처리가 가능하도록 하였다. 또한 메인 프로세서의 시스템 I/O 버스에 연결되도록 하였기 때문에 모든 프로세서에 연결이 가능하도록 하였다. 제안된 코프로세서는 VHDL을 이용하여 설계되었으며 설계된 코프로세서를 기존의 재구성 가능한 코프로세서 및 상용 임베디드 프로세서와 구조비교 및 성능비교를 하였다. 비교 결과, 제안된 코프로세서는 기존의 재구성 가능한 코프로세서에 비해 융통성 및 하드웨어 크기 면에서 우수함을 나타내었고, 실제 DCT 응용분야에서 상용 ARM 프로세서에 비해 26배의 속도증가를 보였으며 고속 DCT코어를 탑재한 ARM프로세서와의 비교에서 11배의 속도증가를 나타내었다.

• 한국통신학회논문지
• /
• 제31권8A호
• /
• pp.820-829
• /
• 2006

SoC 설계는 복잡도 증가 및 빠른 time-to-market에 만족하기 위해 IP에 기반한 설계방식을 채택하고 있다. Mobile 기기의 고성능에 대한 시장의 요구로 인해 embedded용 SoC는 멀티미디어, DMB 및 이미지처리 등 복잡도와 데이터 처리량이 높은 프로그램을 실시간으로 동작시키기 위해 다중 프로세서를 사용한 설계가 요구된다. 시스템 버스와 프로토콜이 상이한 프로세서를 단일 SoC내에서 사용하기 위해선 프로세서 프로토콜을 시스템 버스 프로토콜에 맞도록 변화하여 주는 인터페이스 회로의 설계가 요구된다. 고속으로 동작하는 프로세서의 인터페이스 회로는 데이터 쓰기와 읽기 시의 전송 지연을 최소화하여 시스템 전체의 성능을 향상시켜야 한다. 버퍼를 사용한 인터페이스 회로의 구조는 버퍼에 데이터를 일시 저장하는 동작으로 인하여 데이터 전송 latency가 증가하게 되므로 본 논문에서는 버퍼를 사용하지 않고 버스와 마스터 모듈 프로토콜이 가진 공통된 동작 시퀀스를 이용하여 단일 FSM 구조를 가진 인터페이스 회로를 자동생성하는 방법을 제안한다. 제안된 방법으로 자동생성된 인터페이스 회로는 버퍼를 사용한 인터페이스 회로에 비해 면적은 평균 48.5%의 감소를 보였으며, 데이터 전송 latency는 단일 데이터 전송 시 평균 59.1%의 감소를 보였고 버스트 모드 데이터 전송 시 13.3%의 감소를 보였다. 본 논문에서 제안한 시스템을 사용하여 데이터 전송 latency를 최소화하는 고성능의 인터페이스 회로를 자동으로 생성할 수 있다.

• 전자공학회논문지
• /
• 제50권6호
• /
• pp.99-104
• /
• 2013

최근 주목받는 스마트 폰, 스마트 TV 등 스마트 전자기기들은 전통기기의 기능과 컴퓨터를 결합하는 공통점을 갖고 있다. 단순히 프로세서가 내장되어 연산만 수행하는 것이 아니라 OS(Operating System)가 포함되고 사용자가 개인 용도에 따라 새로운 기능을 추가할 수 있고 유무선 통신으로 인터넷 또는 PC와 연결하여 통신할 수 있는 개장된 멀티미디어 SoC 플랫폼이 필요하다. 본 논문에서는 Core-A 프로세서와 AMBA 버스 기반으로 영상, 음성 또는 각종 통신 형태를 지원하는 다기능 SoC 플랫폼을 설계하여 FPGA로 구현과 검증을 하였다. SoC 플랫폼의 전체 성능을 검증하기 위해 JPEG 디코딩 알고리즘과 ADPCM 인코딩 디코딩 알고리즘을 실행하고 실행 결과를 모니터 또는 스피커로 출력하여 검증했다.

• 융합신호처리학회논문지
• /
• 제4권1호
• /
• pp.9-14
• /
• 2003

APON은 OLT와 ONU사이에 수동분배기를 이용하는 버스나 트리구조의 가입자망으로 다수의 가입자들이 OLT로 정보를 전송하기 위해 상향채널을 공유하게 되므로 매체 접근 제어 프로토콜이 요구된다. APON에서 멀티미디어 서비스를 제공하기 위해 ATM 트래픽 클래스별 전송 특성을 고려하여 각 트래픽 유형별 전송품질(QoS)의 특성을 반영시킨 다양한 매체 접근 제어 방식이 제안되었지만, 기존의 방식들은 프레임내 전송 오버헤드 증가로 인해 망 이용효율이 감소한다. 본 논문에서는, ATM 트래픽 유형별 전송품질의 특성을 반영할 수 있어 기존의 방식들과 거의 비슷한 성능을 가지면서도 프레임내 전송 오버헤드를 증가시키지 않는 새로운 매체 접근 제어방식을 제안한다. 이를 위해 ONU가 OLT에 주기적으로 전송하는 RAU안에 포함된 각 트래픽 별 로컬 대기큐안의 셀에 대한 정보를 부호화 하여 전송함으로써 프레임 내 오버헤드의 길이가 증가되지 않도록 하였다. 따라서, 본 논문에서 제안한 방식은 기존의 다른 방식들과 유사한 성능을 가지면서도 전체 망의 이용 효율을 증가시킬 수 있다.

• 정보처리학회논문지C
• /
• 제13C권7호
• /
• pp.881-888
• /
• 2006

기존 공동주택의 구내통신 선로설비 중의 댁내배선은 대부분 버스 배선 형태의 구조로 아웃렛의 위치에 따라 브릿지 탭(Bridged Tap)이 존재하게 된다. 이 브릿지 탭은 높은 주파수 대역을 사용하는 고속멀티미디어 통신의 특정 주파수에서 반사손실의 특성이 저하되어 선로의 감쇠가 급격히 증가하여 전송성능을 저하시키고 있어 이에 대한 분석이 필요하다. 본 논문에서는 기존 주거용 공동주택의 대표적인 아파트의 구내선로 구조 및 댁내 배선환경을 파악하고, 현업의 구내통신설비를 모델링하여 시험모형을 제작하여 VDSL 서비스 성능을 측정하였다. VDSL 서비스 시 브릿지 탭에 의해 성능에 미치는 영향을 분석하여, 기존 구내통신 선로의 문제점을 파악하고, 향후 초고속 멀티미디어 서비스 수용에 적합한 구내통신 선로의 품질개선 방안을 제시하였다.