Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Design of Reconfigurable Coprocessor for Multimedia Mobile Terminal

멀티미디어 무선 단말기를 위한 재구성 가능한 코프로세서의 설계

  • Kim, Nam-Sub (Div. of Information Engineering and Telecommunications, Hallym University) ;
  • Lee, Sang-Hun (School of Electronics and Information, Kyung Hee University) ;
  • Kum, Min-Ha (School of Electronics and Information, Kyung Hee University) ;
  • Kim, Jin-Sang (School of Electronics and Information, Kyung Hee University) ;
  • Cho, Won-Kyung (School of Electronics and Information, Kyung Hee University)
  • 김남섭 (한림대학교 정보통신공학부) ;
  • 이상훈 (경희대학교 전자정보학부) ;
  • 금민하 (경희대학교 전자정보학부) ;
  • 김진상 (경희대학교 전자정보학부) ;
  • 조원경 (경희대학교 전자정보학부)
  • Published : 2007.04.25
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we propose a novel reconfigurable coprocessor for multimedia mobile terminals. Because most of multimedia operations require fast operations of large amount of data in the limited clock frequency, it is necessary to enhance the performance of the embedded processor that is widely used in current multimedia mobile terminals. Therefore, we proposed and have designed the coprocessor which had the ability of fast operations of multimedia data. The proposed coprocessor was not only reconfigurable, but also flexible and expandable. The proposed coprocessor has been designed by using VHDL and compared with previous reconfigurable coprocessors and a commercial embedded processor in architecture and speed. As a result of the architectural comparison, the proposed coprocessor had better structure in terms of hardware size and flexibility. Also, the simulation results of DCT application showed that the proposed coprocessor was 26 times faster than a commercial ARM processor and 11 times faster than the ARM processor with fast DCT core.

본 논문에서는 멀티미디어 무선단말기에 적합한 코프로세서를 설계하였다. 멀티미디어 무선단말기는 많은 양의 멀티미디어 데이터를 실시간으로 처리하기 때문에 고속 멀티미디어 연산을 지원하는 코프로세서가 요구된다. 따라서 본 논문에서는 재구성 가능한 구조를 사용하여 고속 연산이 가능한 코프로세서의 구조를 제안하고 이를 설계하였다. 제안된 코프로세서는 재구성이 가능할 뿐만 아니라 PE(Processing Element)들을 그룹 단위로 묶어서 응용분야에 따라 확장이 가능하도록 하였으며 곱셈기를 사용하지 않고 곱셈처리가 가능하도록 하였다. 또한 메인 프로세서의 시스템 I/O 버스에 연결되도록 하였기 때문에 모든 프로세서에 연결이 가능하도록 하였다. 제안된 코프로세서는 VHDL을 이용하여 설계되었으며 설계된 코프로세서를 기존의 재구성 가능한 코프로세서 및 상용 임베디드 프로세서와 구조비교 및 성능비교를 하였다. 비교 결과, 제안된 코프로세서는 기존의 재구성 가능한 코프로세서에 비해 융통성 및 하드웨어 크기 면에서 우수함을 나타내었고, 실제 DCT 응용분야에서 상용 ARM 프로세서에 비해 26배의 속도증가를 보였으며 고속 DCT코어를 탑재한 ARM프로세서와의 비교에서 11배의 속도증가를 나타내었다.

Keywords

References

  1. Katherine Compton and Scott Hauck, 'Reconfigurable computing: a survey of systems and software', ACM Computing Surveys (CSUR), Vol. 34, Issue 2, pp. 171-210, 2002 https://doi.org/10.1145/508352.508353
  2. C. Ebeling, D. Cronquist, and P. Franklin, 'RaPiD-recongurable pipelined datapath', Proc. of International Workshop on Field Programmable Logic and Applications, pp. 126-135, 1996
  3. H. Singh, Ming-Hau Lee, Guangming Lu, F. J. Kurdahi, N. Bagherzadeh, and E. M. C. Filho., 'MorphoSys: a Reconfigurable Architecture for multimedia applications', Proc. of IEEE Integrated Circuit Design, pp. 134-139, 1998 https://doi.org/10.1109/SBCCI.1998.715427
  4. Mahesh Mehendale, Sunil D. Sherlekar, VLSI SYNTHESIS OF DSP KERNELS, Kluwer Academic Publishers, 2001
  5. J. R. Hauser and J. Wawrzynek, 'Garp: A MIPS Processor with a Reconfigurable Co-processor', Proc. of the IEEE Symposium on FPGAs for Custom Computing Machines, pp. 12-21, 1997 https://doi.org/10.1109/FPGA.1997.624600
  6. J. R. Hauser, Augmenting a Microprocessor with Reconfigurable Hardware, Ph. D thesis of Univ. of California, Berkeley, Fall 2000
  7. T. J. Callahan, J. R. Hauser, J. Wawrzynek, 'The Garp architecture and C compiler Computer', Computer, Vol. 33, Issue 4, pp. 62-69, 2000 https://doi.org/10.1109/2.839323
  8. Tim Callahan, 'Kernel formation in GarpccField-Programmable Custom Computing Machines', Proc. of the IEEE Symposium on FPGAs for Custom Computing Machines, pp. 308-309, 2003
  9. Takashi Miyamori and Kunle Olukotun, 'REMARC: Reconfigurable Multimedia Array Coprocessor', FPGA'98 (as poster paper), 1998 https://doi.org/10.1145/275107.275164
  10. Takashi Miyamori and Kunle Olukotun, 'A quantitative analysis of reconfigurable coprocessors for multimedia applications,' Proc. of FPGAs for Custom Computing Machines, 15-17, 1998 https://doi.org/10.1109/FPGA.1998.707876
  11. Kai-Yuan Jan, Chih-Bin Fan, An-Chao Kuo, Wen-Chi Yen, Youn-Long Lin,'A platform based SOC design methodology and its application in image compression', International Journal of Embedded Systems, Vol. 1, No. 1-2, pp. 23-32, 2006 https://doi.org/10.1504/IJES.2005.008806