• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 전력전자학술대회 논문집
• /
• pp.283-284
• /
• 2015

일반적인 LLC 공진형 컨버터의 경우, 경 부하 시의 레귤레이션이 안 되는 문제가 존재한다. 본 논문에서는 경 부하 시 레귤레이션이 안 되는 문제점에 대하여 보드 선도를 이용하여 직관적인 해석을 유도한다. 또한 이러한 문제점을 개선하기 위한 방법을 제안하고, 이를 보드 선도를 이용하여 특성을 분석한다. 이를 통하여 일반적인 LLC 공진형 컨버터의 특성을 유지하면서, 경 부하 시의 레귤레이션 문제를 해결한다.

• 전자공학회논문지 IE
• /
• 제48권4호
• /
• pp.13-18
• /
• 2011

본 논문에서는 LDO 레귤레이터의 공정변화에 따른 특성변화를 1 ${\mu}m$ 20 V 고 전압 CMOS 공정을 사용하여 시뮬레이션 하였다. 공정변화에 따른 3종류의 SPICE 파라미터(문턱전압과 실효채널길이가 평균적인 Typ(typical), 평균 이하인 FF(fast), 평균 이상인 SS(slow) 파라미터)를 LDO 레귤레이터 시뮬레이션에 활용하였다. 시뮬레이션 결과,SS 파라미터 사용의 경우, 라인 레귤레이션이 3.6 mV/V, 부하 레귤레이션이 0.4 mV/mA, 부하전류 변화에 따른 출력전압이 안정화되는 시간이 평균 0.86 ${\mu}s$였다. 그리고 Typ 파라미터 사용의 경우, 라인 레귤레이션이 4.2 mV/V, 부하 레귤레이션이 0.44 mV/mA, 부하전류 변화에 따른 출력전압이 안정화되는 시간이 평균 0.62 ${\mu}s$였다. 마지막으로 FF 파라미터 사용의경우 라인 레귤레이션이 7.0 mV/V, 부하 레귤레이션이 0.56 mV/mA, 부하전류 변화에 따른 출력전압이 안정화되는 시간이 평균 0.27 ${\mu}s$였다. 향후, 이러한 공정변화에 따른 회로 특성의 변화를 고려한 효율적 회로설계가 필요할 것으로 사료된다.

• 전기전자학회논문지
• /
• 제26권3호
• /
• pp.462-467
• /
• 2022

피드백 버퍼 구조는 오버슈트 및 언더슈트 현상 및 출력전압의 레귤레이션을 완화하기 위해 제안된다. 기존의 LDO 레귤레이터는 일정한 부하전류의 변화로 인해 발생하는 레귤레이션 전압 변화를 겪는다. 따라서 패스 트랜지스터의 게이트 단자의 전류를 충방전함으로써 패스 트랜지스터의 동작 속도가 향상된다. 피드백 버퍼 구조를 갖는 LDO 레귤레이터는 3.3~4.5V에서 동작하며 출력 전압은 3V이며, 최대 150mA의 부하 전류를 가집니다. 시뮬레이션 결과에 따라 부하전류가 150mA까지 일정하게 변화하였을 때 6.2mV의 레귤레이션 값을 확보하였다.

• 전기전자학회논문지
• /
• 제27권3호
• /
• pp.308-312
• /
• 2023

게이트 전류 감지 구조는 LDO 레귤레이터가 오버슈트 또는 언더슈트 상황 발생 시 출력전압의 레귤레이션을 보다 효과적으로 제어하기 위해 제안되었다. 기존의 전형적인 LDO 레귤레이터는 부하전류가 변화할 때 레귤레이션 전압 변화가 발생한다. 하지만 게이트 전류 감지 구조를 이용하여 패스 트랜지스터에 있는 게이트 단자 전류를 공급/방전 함으로 인해 패스 트랜지스터의 동작 속도를 더욱 향상시킬 수 있다. 게이트 전류 감지 구조를 이용한 LDO 레귤레이터의 입력전압은 3.3 V ~ 4.5 V 이며 출력 전압은 3 V이고 부하 전류는 최대 250 mA의 값을 갖는다. 시뮬레이션 결과, 부하 전류가 250 mA 까지 변화할 때 약 9 mV의 전압 변화 값을 확인하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.165-166
• /
• 2014

기존 LED(Light Emitting Diode) 전류 제어용 SSPR(Secondary Side Post Regulator) 스위치를 갖는 구조의 다중출력 컨버터는 LED 정 전류 제어를 위한 별도의 부스트 컨버터 없이 전류제어가 가능하여 원가 및 부피 저감과 효율이 상승하는 장점이 있다. 하지만, 주 출력단(Master)의 피드백을 받아 1차 측 메인 스위치를 제어하게 되어 제어 회로가 복잡하고 주 출력단 부하 변동에 의해 부 출력단(Slave)의 크로스-레귤레이션(Cross-Regulation) 특성이 좋지 않은 단점이 있다. 따라서, 본 논문에서는 기존 SSPR 스위치의 장점을 갖고 주 출력 단의 부하 변동에도 부 출력단의 크로스-레귤레이션 특성이 좋은 새로운 직렬 공진형 LED 구동회로를 제안한다. 최종적으로 제안 회로를 4채널 LED 구동회로에 적용하여 그 실험결과를 바탕으로 제안 회로의 타당성을 검증하였다.

• 한국정보통신학회논문지
• /
• 제22권7호
• /
• pp.993-1000
• /
• 2018

본 논문에서는 셀프-캐스코드 구조를 이용한 LDO 레귤레이터를 제안하였다. 셀프-캐스코드 구조의 소스 측 MOSFET의 채널 길이를 조절하고, 드레인 측 MOSFET의 바디에 순방향 전압을 인가함으로써 최적화하였다. 오차 증폭기 입력 차동단의 셀프-캐스코드 구조는 높은 트랜스컨덕턴스를 가지도록, 출력단은 높은 출력 저항을 가지도록 최적화하였다. 제안 된 LDO 레귤레이터는 $0.18{\mu}m$ CMOS 공정을 사용하였고, SPECTERE를 이용하여 시뮬레이션 되었다. 제안 된 셀프-캐스코드 구조를 이용한 LDO 레귤레이터의 로드 레귤레이션은 0.03V/A로 기존 LDO의 0.29V/A보다 급격하게 개선되었다. 라인 레귤레이션은 2.23mV/V로 기존 회로보다 약 3배 향상되었다. 안정화 속도는 625ns로 기존 회로보다 346ns 개선되었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 추계학술대회 논문집
• /
• pp.194-195
• /
• 2013

본 논문에서는 다출력 SMPS의 출력전압 레귤레이션을 개선하기 위한 post regulation 기법들에 대해 분석한다. 그리고 출력전압 레귤레이션을 위한 기법인 built-in 컨버터에 대해 제안하고, 그 특성에 대해 분석한다. 이를 토대로 시뮬레이션을 구성하여 다른 post regulation 기법들을 적용한 결과와 본 논문에서 제안한 built-in 컨버터를 적용한 결과를 비교/분석하여 제안한 기법의 타당성을 검증한다.

• 전력전자학회논문지
• /
• 제4권6호
• /
• pp.539-546
• /
• 1999

본 논문에서는 역률개선용 단일 수위치 부수투 플라이백 결합형 ZCS 준공진 컨버터(quasi-resonant converter(QRC))를 제안한다. 제안된 컨버터는 입력전류를 불연속 모드로 동작과 zero-crossing-point에서의 왜곡을 개선함으로써 고조파를 감소시켜 역률을 향상시켰으며 좋은 출력전압의 레귤레이션 성능을 가지고 있다. 또한 능동 클램프회로를 제안된 회로의 동작특성에 맞게 스위칭 시간을 조절해 줌으로써 ZCS-QR의 일잔적인 특성인 스위치 차단시의 스위치 양단전압의 공진현상을 제거하여 스위치의 전압스트레스를 줄였다. 체계적인 설계를 위하여 설계식을 제안하였으며 제안된 설계식을 통하여 프로토타입 컨버터를 설계하였다. 실험결과 효율은 약 87%, 역률은 약0.985이상을 얻었다. 따라서 본 컨버터는 스위칭 주파수가 수백kHz이상이고 높은 레귤레이션 성능을 요구하는 낮은 전압의 소용량 컨버터에 적합하다.

• 한국산학기술학회논문지
• /
• 제11권4호
• /
• pp.1222-1228
• /
• 2010

고속 PMIC를 위한 빠른 천이 응답 시간을 가지는 CMOS LDO 레귤레이터를 설계하였다. 제안하는 LDO 레귤레이터 회로는 기준전압회로와 오류증폭회로, 파워 트랜지스터 등으로 이루어지며, 출력전압의 안정성을 높이기 위하여 오류증폭 회로와 파워 트랜지스터 사이에 버퍼로써 2단 광대역 OTA를 추가하였다. 기존의 연구에서 제안된 가장 간단하게 구현할 수 있는 버퍼로는 소스팔로워 구조가 있으나, 출력 스윙이 좁고 신호 대 잡음비가 저하되는 문제점이 있었다. 본 논문에서는 2단 광대역 OTA를 버퍼로 사용하여 LDO 전압 레귤레이터의 출력 특성을 개선하였다. $0.5{\mu}m$ CMOS 공정을 이용하여 모의실험 한 결과, 라인 레귤레이션은 16 mV/V, 부하 레귤레이션 0.007 %/mA를 얻었다.

• 전기학회논문지P
• /
• 제60권3호
• /
• pp.126-132
• /
• 2011

A conventional LDO(Low Dropout Regulator) uses one OPAMP and one signal path. This means that OPAMP's DC Gain and Bandwidth can't optimize simultaneously within usable power. This also appears that regulation property and settling time of LDO can't improve at the same time. Based on this idea, a proposed LDO uses two OPAMP and has two signal path. To improve regulation property, OPAMP where is used in the path which qualities DC gain on a large scale, bandwidth designed narrowly. To improve settling time, OPAMP where is used in the path which qualities DC gain small, bandwidth designed widely. A designed LDO used 0.5um 1P2M process and provided 200mA of output current. A line regulation and load regulation is 12.6mV/V, 0.25mV/mA, respectively. And measured settling time is 1.5us in 5V supply voltage.