• 한국산학기술학회논문지
• /
• 제18권7호
• /
• pp.17-25
• /
• 2017

최근에 LED나 OLED와 같은 조명용 소자의 온도 상승에 따른 문제점을 개선하기 위하여 전기 도금 방법을 사용하여 제작한 두께가 두꺼운 금속 필름을 heat sink로 사용하고 있다. Cu 필름과 같은 두꺼운 금속 필름은 습식 방법인 전기 도금으로 제작하여 주로 소자의 방열판으로 사용되어 왔으나 건식의 증착 방법을 이용한 수 백 ${\mu}m$의 Cu 금속 필름에 대한 필요성이 요구되고 있다. 본 연구에서 설계 제작된 유도 가열 방식의 Cu 필름 증착 장비는 가열부가 세라믹 도가니 히터 부분과 세라믹 도가니 부분으로 분리된 이중 구조의 heating 방식을 채택하여 열 손실을 최소화 하고 보온 효과를 극대화시켰다. 또한 유도 가열 방식으로 초고속의 필름 증착 속도를 구현하였다. 그리고 열전도도가 높고 안정적인 두꺼운 Cu 필름 증착기술을 확보하고 최적화 하여 $1000{\AA}/s$의 증착율로 $100{\mu}m$의 필름을 증착 하였으며 ~2.0% 이내의 두께 균일도를 얻었다.

• 한국콘텐츠학회논문지
• /
• 제17권1호
• /
• pp.444-454
• /
• 2017

스톱모션 애니메이션은 촉각적 공감을 불러일으키고, 시각적으로 사실감을 더할 수 있다는 특징을 가진 특수한 콘텐츠분야로 여겨진다. 오랜 역사에도 불구하고 디지털 기술을 활용한 여타의 애니메이션 제작방식에 비하여 제작사례 연구가 부족한 실정이다. 많은 노동력과 시간이 요구되는 만큼 제작과 더불어 수익을 창출하기까지의 데이터가 축적되기 힘들기 때문이다. 특히, 기획부터 시작하여, 방영 그리고 2차 저작물 생산까지 애니메이션 전공 학생과 교수가 중심이 되어 단계적으로 지적재산권을 다져나가는 사례는 극히 드물다고 볼 수 있다. 아울러, 애니메이션 제작업계에서 기존의 파이프라인 외의 스톱모션 애니메이션의 제작 프로세스를 분석하고 지속적으로 신규성을 발견하기란 어려운 일이었다. 이에 본 논문은 기존의 스톱모션 애니메이션 제작의 효율성을 향상시킬 수 있는 새로운 제작사례 연구를 제시하는데 목적이 있다. 또한, 탁툰엔터프라이즈에서 제작한 TV시리즈 갤럭시키즈의 제작과정을 통하여 선행연구사례에서 미진했던 자체적인 제작프로세스의 개발의 원형을 구축하고 더불어 전통적인 수작업 중심의 제작과정외의 3D프린팅과 같은 그래픽기술의 활용 및 고안된 비즈니스 모델의 확산을 제시할 것이다. 본 연구를 바탕으로 향후 콘텐츠 제작에 있어 필연적으로 마주하던 난관이 더욱 공론화되고 구체적인 해결방안의 공유가 활발해지기를 기대한다.

• 대한전자공학회논문지SD
• /
• 제44권8호
• /
• pp.38-44
• /
• 2007

본 논문에서는 무선통신용 송신기에 적용 가능한 12비트 80MHz 전류구동 방식의 D/A 변환기를 설계하였다. 제안된 회로는 3비트 온도계 디코더 회로 4개를 병렬 연결한 혼합형 구조를 채택하였다. 제안된 D/A 변환기는 0.35um CMOS n-well 디지털 표준 공정을 사용하여 구현하였으며, 측정된 INL/DNL은 ${\pm}1.36SB/{\pm}0.62LSB$ 이하이며, 글리치 에너지는 $46pV{\cdot}s$이다. 샘플링 주파수 80MHz, 입력 주파수 19MHz에서 SNR과 SFDR은 58.5dB, 64.97dB로 측정되었다. 전력소모는 99mW로 나타났다. 본 논문에서 구현한 12비트 80MHz 전류구동 혼합구조 D/A 변환기는 고속, 고해상도의 성능을 필요로 하는 다양한 회로에 응용과 적용이 가능하다.

• 문화기술의 융합
• /
• 제3권3호
• /
• pp.43-49
• /
• 2017

본 연구는 중소기업의 정보화를 추진함에 있어, 정보화 중에서도 중단기적인 도입 성과를 낼 수 있는 생산정보관리시스템 구축을 위하여, 화학제조업 분야의 핵심 업무 프로세스에 대하여 표준화를 연구하고 그에 따른 생산정보관리시스템을 구축 적용하는데 제공하고자 한다. 화학제조업 생산정보관리시스템 표준화를 위한 개발방법론은 중소기업기술정보진흥원에서 기 연구 개발된 생산정보관리시스템 개발 방법론(PSDM)을 적용하며, 표준화 대상은 시스템 구성도, 업무절차 흐름도, Menu Structure 등과 같이 시스템구축 시 골격이 되는 핵심 업무 프로세스이다. 본 연구로 생산정보관리시스템을 구축하고자 하는 화학제조업 중소기업 및 관련 전문 IT업체들이 표준화된 핵심 업무 프로세스를 적용하여 시스템을 보다 효과적으로 구축 할 수 있으며, 시스템에 대한 구축 용이성과 신뢰성을 제공하며 아울러 핵심 업무 프로세스의 활용이 극대화되기 위해서 사후관리 교육훈련 및 유지보수 방안도 제시하고 있다. 본 연구 결과를 적용함으로써 생산 공정의 불합리한 요소제거, 생산제품 품질 향상, 생산비용절감이 가능하다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 춘계종합학술대회
• /
• pp.465-469
• /
• 2000

광대역 무선 디지털 통신 시스템용 파이프라인 적응 결정귀환 등화기 (pipelined adaptive decision- feedback equalizer; PADFE)를 0.25-$\mu\textrm{m}$ CMOS 공정을 사용하여 full custom 단일 칩으로 설계하였다. ADFE의 동작속도를 향상시키기 위해 DLMS (delayed least-mean-square)을 적용한 2-stage 파이프라인 구조로 설계하였다. PADFE의 필터와 계수갱신 블록 등 모든 연산을 redundant binary (RB) 수치계로 처리하였으며, 2의 보수 수치계를 사용하는 기존의 방식에 비해 연산량의 감소와 동작속도의 향상이 얻어졌으며, 또한 전체적인 구조의 단순화에 의해 VLSI 구현이 용이하다는 장점을 갖는다. COSSAP을 이용한 알고리듬 레벨 시뮬레이션을 통해 파이프라인 stage 수, 필터 tap 수, 계수 및 내부 비트 수 등의 설계 파라메터 결정과 bit error rate (BER), 수렴속도 등을 분석하였다. 설계된 PADFE는 약 205,000개의 트랜지스터로 구성되며, 코어의 면적은 1.96$\times$1.35-mm$^{2}$이다. 시뮬레이션 결과, 2.5-V 전원전압에서 200-MHz의 클록 주파수로 안전하게 동작할 수 있을 것으로 예상되며, 평균 전력소모는 약 890-mW이다.

• 한국통신학회논문지
• /
• 제21권12호
• /
• pp.3235-3245
• /
• 1996

이산스펙트럽(Spread Spectrum) 통신 시스템에 사용되는 DDFS(Direct Digital Frequency Synthesizer)는 짧은 천이시간과 광대역의 특성을 요구하고, 전력소모도 적어야 한다. 이를 위해서 본 연구의 DDFS는 파이프라인 구조의 위상 가산기와 4개의 sine ROM을 병렬로 구성하여, 단일 sine ROM으로 구성된 DDFS에 비해 처리 속도를 4배 개선하였다. 위상 가산기의 위상 잘림으로 나빠지는 스펙트럼 특성은 위상 가산기 구조와 같은 잡음 정형기를 사용하여 보상하였고, 잡음 정형기의 출력 중 상위 8-bit만을 sine ROM의 어드레스로 사용하였다. 각각의 sine ROM은 사인 파형의 대칭성을 이용하여, 0 ~ $\pi$/2 사인 파형의 위상, 진폭 정보를 저장함으로 0 ~ 2$\pi$ 사인 파형의 정보를 갖는 sine ROM에 비해 크기를 크게 줄였고, 어드레스의 상위 2-bit를 제어 비트로 사용하여 2$\pi$의 사인 파형을 조합했다. 입력 클럭을 1/2, 1/4로 분주하여, 1/4 주기의 낮은 클럭 주파수로 대부분의 시스템을 구동하여, 소비 전력을 감소시켰다. DDFS 칩은 $0.8{\mu}$ CMOS 표준 공정의 게이트 어레이 기술을 이용ㅇ하여 구현하였다. 측정 결과 107MHz의 구동 클럭에서 안정하게 동작하였고, 26.7MHz의 최대 출력 주파수를 발생시켰다. 스펙트럼 순수도(Spectral purity)는 -65dBc이며, tuning latency는 55 클럭이다. DDFS칩의 소비 전력은 40MHz의 클럭 입력과 5V 단일 전원을 사용하였을 때 276.5mW이다.

• 대한전자공학회논문지SD
• /
• 제46권4호
• /
• pp.1-9
• /
• 2009

본 논문에서는 디스플레이 시스템을 위한 소면적 12-bit 300MSPS의 D/A 변화기(DAC)를 제안한다. 최근 SoC(System-On-Chip) 경향에 맞는 소면적 DAC를 구현하기 위한 전체적인 구조는 6-MSB(Most Significant Bit) + 6-LSB(Least Significant Bit)의 full matrix 구조로 설계 하였다. 고해상도 동작에 요구되는 output impedance을 만족하는 monitoring bias 구조, 고속 동작 및 소면적 디지털 회로 구성을 위하여 logic과 latch 및 deglitching 역할을 동시에 할 수 있는 self-clocked switching logic을 각각 제안하였다. 설계된 DAC는 Samsung $0.13{\mu}m$ thick gate 1-poly 6-metal N-well CMOS 공정으로 제작되었다. 제작된 DAC의 측정결과 INL (Integrated Non Linearity) / DNL (Differential Non Linearity)은 ${\pm}3LSB$ / ${\pm}1LSB$ 이하로 나타났으며, 300MHz 샘플링 속도와 15MHz의 출력신호에서 SFDR은 약 70dB로 측정되었다. DAC의 유효면적은 $0.26mm^2$ ($510{\mu}m{\times}510{\mu}m$)로 기존의 DAC에 비하여 최대 40% 감소된 초소면적으로 구현되었으며, 최대 전력 소모는 100mW로 측정되었다.

• 전자공학회논문지
• /
• 제49권12호
• /
• pp.184-193
• /
• 2012

본 논문에서는 고속 직렬 링크에 사용할 수 있는 5비트 2.0GS/s 2-way time interleaved 파이프라인 ADC 기반의 수신기를 소개한다. 샘플링 주파수를 높이기 위해, ADC 각 단은 트랙킹과 증폭이 동시에 수행되는 전류 모드 구조를 사용하였다. 또한 ADC 각단에 1-tap FIR 등화기를 탑재하여 별도의 디지털 후처리 없이 채널의 ISI를 감소시켰다. 제안한 수신기는 110nm 공정을 사용하여 설계하였다. 메모리를 제외한 수신기는 $0.58{\times}0.42mm^2$의 크기를 갖고, 동작전압 1.2V에서 91mW의 전력을 소모한다. 시뮬레이션 결과 2.0GS/s 샘플링 주파수에서 20MHz의 입력 주파수와 Nyquist 주파수인 1.0GHz 입력신호에 대하여 동일하게 26.0dB의 SNDR과 4.0비트의 ENOB특성을 확보하였다.

• 대한전자공학회논문지SD
• /
• 제40권9호
• /
• pp.673-684
• /
• 2003

디지털 신호에 의해 이득이 조절되는 CMOS VGA의 구조로는 degenerated 차동쌍 구조가 많이 사용되고 있다. 이 구조에서 가변 degeneration 저항을 구현하기 위해 기존해 사용되던 방법으로는 MOSFET 스위치와 함께 저항열 구조를 사용하는 방법과 R-2R ladder 구조를 사용하는 방법이 있다. 그러나 이 방법들을 이용하는 경우에는 degeneration 저항에서의 dc 전압 강하에 의해 저전압 동작이 어려우며, 높은 이득 설정시 대역폭이 크게 제한되기 때문에 고속의 VGA 구현이 어렵다. 따라서, 본 논문에서는 이러한 문제점들을 해결하기 위해 degeneration 저항에서의 dc 전압 강하를 제거한 새로운 가변 degeneration 저항을 제안하였다. 제안된 이득조절 방법을 사용하여, 저전압에서 동작하는 고속의 CMOS VGA를 설계하였다. 0.2㎛ CMOS 공정변수를 사용하여 HSPICE 모의실험을 한 결과, 설계된 VGA는 360MHz의 대역폭과 80dB의 이득조절 범위를 갖는다. 이득오차는 200MHz에서 0.4dB보다 작으며 300MHz에서는 1.4dB보다 작다. 설계된 회로는 2.5V의 전원전압에서 10.8mA의 전류를 소모하며, 칩 면적은 1190㎛×360㎛이다.

• 한국전자파학회논문지
• /
• 제16권10호
• /
• pp.1050-1058
• /
• 2005

본 논문에서는 40 GHz 대역에서 동작하는 IEEE 802.16 고정 무선 통신 액세스를 위한 소형 저가격 및 광대역의 수신 모듈을 설계하고 구현하는 방법을 제안한다. 제안된 수신 모듈은 우수한 성능을 달성하기 위하여 캐비티 공정을 가지는 다층 LTCC 기술을 사용한다. 수신기는 저잡음 증폭기, 서브-하모닉 믹서, 내장된 이미지 제거필터와 IF 증폭기로 구성된다. 전송 손실과 모듈의 크기를 줄이기 위하여, 각 소자를 연결하기 위한 CB-CPW, 스트립 선로, 본드 와이어 및 천이(transition)들이 사용된다. LTCC는 유전율 7.1인 Dupont사의 DP-943을 사용하고 층수는 6층이며, 각 층의 높이가 100 um이다. 구현된 모듈의 크기는 $20{\times}7.5{\times}1.5\;mm^3$이며, 전체 잡음 지수는 4.8 dB 이하, 하향 변환 이득이 19.83 dB, 입력 P1 dB가 -22.8 dBm이고 이미지 제거값이 36.6 dBc 이상이다. 그리고 $560\~590\;MHz$ 대역의 디지털 TV 신호를 40 GHz 대역으로 상향 변환하여 전송시킨 후, 수신 모듈을 이용하여 시연하였다.