• 조명전기설비학회논문지
• /
• 제17권6호
• /
• pp.83-88
• /
• 2003

본 논문에서는 IPM의 전기적인 기생 성분 중에서 성능에 가장 크게 영향을 미치는 밀러 커패시턴스에 의하여 발생하는 오동작을 시뮬레이션을 통하여 증명하고 이를 최소화하기 위한 방법을 제시한다. 게이트와 컬렉트 단자간에 형성되는 밀러 커패시턴스와 밀접하게 관련된 게이트-에미터 사이의 기생 커패시턴스와 게이트 저항과의 상관 관계를 PSpice 시뮬레이션을 통하여 분석한다. 또한 시뮬레이션 결과를 바탕으로 IPM의 오동작을 최소화하기 위한 보조 회로를 삽입한 주문형 IPM을 제시한다. 표준형 IPM과 오동작 방지를 위해 보조회로가 삽입된 주문형 IPM의 실험 파형을 통해서 주문형 IPM이 약 3 [V]의 오동작에 대한 여유 전압을 가짐을 확인할 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.709-712
• /
• 2008

본 연구에서는 이중게이트 MOSFET 제작시 가장 중요한 요소인 채널도핑농도가 전송특성에 미치는 영향을 분석하고자 한다. 이를 위하여 분석학적 전송모델을 사용하였으며 분석학적 모델을 유도하기 위하여 포아슨방정식을 이용하였다. 나노구조 이중게이트 MOSFET에서 문턱전압이하의 전류전도에 영향을 미치는 열 방사전류와 터널링전류에 대하여 분석하였으며 본 연구의 모델이 타당하다는 것을 입증하기 위하여 서브문턱스윙값과 채널도핑농도의 관계를 이차원 시뮬레이션 값과 비교하였다. 결과적으로 본 연구에서 제시한 전송특성모델이 이차원 시뮬레이션모델과 매우 잘 일치하였으며 이중게이트 MOSFET의 구조적 파라미터에 따라 전송특성을 분석하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.751-754
• /
• 2008

본 연구에서는 나노구조 FinFET 제작시 게이트산화막 특성이 서브문턱영역에서 전송특성에 미치는 영향을 분석하고자 한다. 이를 위하여 분석학적 전송모델을 사용하였으며 분석학적 모델을 유도하기 위하여 포아슨방정식을 이용하였다. 나노구조 FinFET에서 문턱전압이하의 전류전도에 영향을 미치는 열방사전류와 터널링전류에 대하여 분석하였으며 본 연구의 모델이 타당하다는 것을 입증하기 위하여 서브문턱스윙값을 이차원 시뮬레이션값과 비교하였다. 결과적으로 본 연구에서 제시한 전송특성모델이 이차원 시뮬레이션모델과 매우 잘 일치하였으며 FinFET의 전송특성이 게이트산화막의 특성에 따라 매우 큰 변화를 보이는 것을 알 수 있었다. 특히 게이트길이가 작아지면서 전송특성에 커다란 영향을 미치는 터널링특성에 대하여 집중적으로 분석하였다.

• 한국정보통신학회논문지
• /
• 제12권10호
• /
• pp.1840-1844
• /
• 2008

본 연구에서는 이중게이트 MOSFET 제작시 가장 중요한 요소인 채널도핑농도가 문턱전압이하 영역에서 전송 특성에 미치는 영향을 분석하고자 한다. 포아슨방정식을 이용한 분석학적 전송모델을 사용하였다. 문턱전압이하의 전류전도에 영향을 미치는 열방사전류와 터널링전류에 대하여 분석하였으며 본 연구의 모델이 타당하다는 것을 입증하기 위하여 서브문턱스윙 값과 채널도핑 농도의 관계를 Medici 이차원 시뮬레이션값과 비교하였다. 결과적으로 본 연구에서 제시한 전송특성 모델이 이차원 시뮬레이션모델과 매우 잘 일치하였으며 이중게이트MOSFET의 구조적 파라미터에 따라 전송특성을 분석하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 가을 학술발표논문집 Vol.32 No.2 (1)
• /
• pp.304-306
• /
• 2005

이동 애드혹 네트워크(Mobile Ad Hoc Network: MANET)는 유선 인프라 없이 구축된 무선 네트워크로 멀티 홉 통신을 수행할 수 있다. 인터넷 노드와 통신하고자 하는 MANET 노드에게 인터넷 연결을 가능하게 하는 방법이 요구되며 인터넷 연결은 인터넷과 MANET을 중계하는 인터넷 게이트웨이를 통해 지원된다. 게이트웨이들 간의 부하를 잘 분배한다면 네트워크 성능 향상을 얻을 수 있으므로, MANET 내에 여러 개의 인터넷 게이트웨이가 존재할 경우 이들 간의 부하균등화는 중요한 이슈이다. 본 연구에서는 부하균등화 기법을 제어 메시지의 플러딩 방법과 인터넷 게이트웨이를 선택하는 주체에 따라 4가지로 분류하며, 부하균등화 문제를 해결하기 위한 새로운 메트릭(metric)을 제안한다. 시뮬레이션을 통하여 홉 수와 라우팅 엔트리의 수를 메트릭으로 이용하는 새로운 기법의 성능이 기존 기법에 비하여 향상되었음을 보인다.

• 전기의세계
• /
• 제39권12호
• /
• pp.63-67
• /
• 1990

MOSFET의 드레인 불순물 농도 분포는 hot carrier효과 및 드레인 누설전류 특성에서 중요한 요소가 된다. 특히 MOSFET의 게이트 아래 부분의 수평 농도는 게이트 전압에 의한 누설전류 특성에 큰 영향을 주는 것으로 알려져 있다.[1][2]. 보통의 수직농도분포는 SIMS기법, ARS 방법등을 이용하여 측정이 가능하다. 그러나, 수평 불순물 농도분포는 실험적으로 구하는 방법이 없었고 보통 이차원 공정 시뮬레이션(MINIMOS, SUPRA등)을 통하여 산출하였다. 최근 드레인의 수평 불순물 농도분포를 게이트와 드레인 사이의 용량 측정에 의해 구하는 방법이 제시되었다[3]. 이방법에서는 농도가 높은 경우에는 수평접합깊이를 절대적인 값으로 구하지 못하였다. 본 논문에서는 게이트-드레인간 용량 측정에 의해 수평접합깊이를 구하고 그 농도분포를 추출하는 방법을 제시하고, ASR방법에 의해 측정된 수직 불순물 농도분포와 비교하고 검토한다.

• 한국정보통신학회논문지
• /
• 제20권9호
• /
• pp.1771-1777
• /
• 2016

본 논문에서는 나노와이어 N-채널 GAA MOSFET의 항복전압 특성을 측정과 3 차원 소자 시뮬레이션을 통하여 분석하였다. 측정에 사용된 나노와이어 GAA MOSFET는 게이트 길이가 250nm이며 게이트 절연층 두께는 6nm이며 채널 폭은 400nm부터 3.2um이다. 측정 결과로부터 나노와이어 GAA MOSFET의 항복전압은 게이트 전압에 따라 감소하다가 높은 게이트 전압에서는 증가하였다. 나노와이어의 채널 폭이 증가할수록 항복전압이 감소한 것은 floating body 현상으로 채널의 포텐셜이 증가하여 기생 바이폴라 트랜지스터의 전류 이득이 증가한 것으로 사료된다. 게이트 스트레스로 게이트 절연층에 양의 전하가 포획되면 채널 포텐셜이 증가하여 항복전압이 감소하고 음의 전하가 포획되면 포텐셜이 감소하여 항복전압이 증가하는 것을 알 수 있었다. 항복전압의 측정결과는 소자 시뮬레이션의 포텐셜 분포와 일치하는 것을 알 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.348-348
• /
• 2012

CTF 메모리 소자는 높은 집적도와 낮은 구동전압과 CMOS 공정을 그대로 사용할 수 있고 비례 축소가 용이하다는 장점을 가지기 때문에 많은 연구가 진행되고 있다. CTF 메모리의 게이트 크기가 30 nm 이하로 작아짐에 따라 메모리 셀 간의 간섭이 매우 크게 증가하는 문제점이 있다. 이 문제점을 해결하기 위해 낸드 플래쉬 메모리 소자에서 셀 간 간섭 현상에 대한 많은 연구가 진행되고 있다. 본 연구에서는 $TaN-Al_2O_3-SiN-SiO_2-Si$ (TANOS) 플래쉬 메모리 소자에서 recess field의 모양에 따른 전기적 특성을 시뮬레이션 하였다. Recess field는 각 전하 트랩 층의 word 라인 방향에 존재하며 셀 간 간섭 효과를 줄이고 메모리 소자의 coupling ratio를 증가시키는 효과를 가지고 있다. TANOS 메모리 소자의 게이트 크기를 25 nm 에서 40 nm 로 변화하면서 round 타입의 recess field와 angular 타입의 recess field 에 대한 전기적 특성을 3차원 시뮬레이션 툴인 Sentaurus를 이용하여 시뮬레이션 하였다. Recess field를 가지지 않은 TANOS 메모리의 셀 간 간섭 효과는 게이트의 크기가 40 nm에서 25 nm 줄어들 때 많이 증가한다. 시뮬레이션된 결과에서 recess field의 모양에 상관없이 깊이가 늘어남에 따라 셀 간 간섭효과가 감소하였다. Recess field 의 깊이가 커짐에 따라 surrounding area가 늘어나 coupling ratio 가 증가하였다. Recess field 의 깊이가 증가함에 따라 프로그램 동작 시 트랩 층에 트랩 되는 전하의 수가 증가하고 recess field가 Si 기판의 표면에 가까이 위치할수록 coupling ratio, 드레인 전류 및 동작속도가 증가하였다. Recess field의 모양에 달리 하였을 때는 round 타입의 recess field를 가진 플래쉬 메모리 디바이스가 angular 타입의 recess field를 가진 소자와 비교하여 채널 표면의 잉여 전계가 감소하여 subthreshold leakage current 감소하였다. 본 연구의 시뮬레이션 결과는 수십 나노 스케일의 CTF 낸드 플래쉬 메모리 전기적 특성을 이해하는데 도움을 줄 것이다.

• 한국정보통신학회논문지
• /
• 제5권1호
• /
• pp.157-165
• /
• 2001

집적 쇼트키 논리 게이트에서 전압 스윙을 크게 하기 위해서 백금 실리사이드 쇼트키 접합의 전기직 특성을 분석하였고, 이 접합에서 프로그램으로 특성을 시뮬레이션 하였다. 분석특성 특성을 위한 시뮬레이션 프로그램은 제조 공정용 SUPREM V와 모델링용 Matlab, 소자 구조용의 Medichi 툴이다. 시뮬레이션 특성을 위한 입력 파라미터는 소자 제작 공정의 공정 단계와 동일한 조건으로 하였다. 분석적인 전기적인 특성들은 순방향 바이어스에서 턴-온 전압, 포화 전류, 이상인자이고, 역방향 바이어스에서 항복 전압을 실제 특성과 시뮬레이션 특성 사이의 결과를 보였다. 결과로써 순방향 턴-온 전압, 역방향 항복전압, 장벽 높이는 기판의 증가된 농도의 변화에 따라 감소되었지만, 포화전류와 이상인자는 증가되었다.

• 한국진공학회지
• /
• 제12권3호
• /
• pp.182-192
• /
• 2003

밀리미터파 대역용 고속 PHEMT 소자 제작 및 개발을 위하여 다층 리지스트 및 다원자 기판 구조에서 전자빔 리소그래피 공정을 분석할 수 있는 새로운 몬테 카를로 시뮬레이션 모델을 개발하였다. 전자빔에 의해 다층 다원자 타겟 기판 구조에 전이되는 에너지를 정확하고 효율적으로 계산하기 위하여 다층 리지스트 및 다층 다원자 기판 구조에서 시뮬레이션 가능하도록 새로이 모델링하였다. 본 논문에서 제안 개발된 모델을 사용하여 PHEMT 소자의 전자빔 리소그래피에 의한 T-게이트 형성 공정을 시뮬레이션하고 SEM측정 결과와 비교 분석하여 타당성을 검증하였다.