MOS 트랜지스터의 채널이 짧아짐에 따라 threshold 전압과 punchthrough 전압이 감소하는 현상을 실리콘 게이트 NMOS 기술로 제작한 소자로써 실험적으로 관찰하였다. 또한 게이트 산화막의 두께를 50nm와 70nm로 감소시키고 보론(boron)을 임플랜트한 소자를 제작하여 게이트 산화막의 두께와 서브스트레이트의 불순물의 농도가 threshold 전압과 Punchthrough 전압의 감소에 미치는 영향을 측정하였다. 또 채널의 길이가 3㎛인 소자에 대하여 hot-electron의 방출을 플로우팅 게이트 패준 방법에 의하여 측정하였으며 그 결과 채널의 길이가 3㎛까지는 hot-electron의 방출은 문제가 되진 않음을 관찰하였다.
근년, 반도체 기술의 급격한 진보에 따라 고기능 논리회로의 VLSI화가 가능하게 되었다. 이에 따라 수치 처리의 고원화, 광대역 화상처리등을 위한 고기능 회로들의 전용 VLSI 칩의 설계가 연구되고 있으며, 여러 종류의 소프트웨어 패키지의 VLSI화가 가능하게 되었다. 본 논문에서는 계산기의 회귀분석용 범용 소프트웨어 패키지(BMD)를 하드웨어화하는 설계 수법을 제안하였다. 이것은 종래의 통계 처리를 소프트웨어에만 의존하기 때문에 처리 속도가 저하되는 것을 하드웨어화함으로써 개선하였다. 설계 알고리즘은 통계 수첩의 계산 특징을 살려 본 시스템을 구성한다. 그 결과 하드웨어화에 의하여 소프트웨어 패키지의 복잡성이 제거되고, 고속 처리함으로써 확률을 향상시켰다.
본 논문에서는 이진 일차 Markov 정보원에서 하나의 조건부 확률이 주어졌을 때, 엔트로피(entropy)를 최대로 하기 위한 나머지의 조건부 확률(PFME; probability for maximum entropy)과 그때의 언트로피를 구했다. 또한, 평형 상태 확률이 일정할 때 조건부 확률의 변화가 엔트로피에 미치는 영향도 함께 고찰하였다.
본 논문에서는 위상 고정 회로를 이용한 직류 전동기의 동기화 속도 제어 방법 중 가변 순차 여파기를 주파수 비교기로 사용한 제어 방식을 제안하고, 이를 실제로 구성하여 특성을 조사하였다. 가변 순차 여파기를 이용하므로써 제어계의 과도 응답 시간을 단순한 가역 계수기를 주파수 비교기로 이용한 계보다 15(%) 이상 개선시켰고, 정상 상태 속도 오차는 1회전상 0.05(%)이내로 줄일 수 있었다.
의사 인덕턴스는 두 개의 저항과 한 개의 연산증폭기만으로 구성된 위상 파라미터 제어회로에 의해 이단자회로망으로 구현될 수 있었다. 제안된 회로를 해석한 결과 주파수에 관계없이 등가 인덕턴스가 일정함을 알았고 이를 약 100KHz의 각파수 범위에 걸쳐 실험으로 확인하였다. 등가 인덕턴스의 실험치와 이론치의 오차는 최대 4% 미만이었다.
본 논문에서는 PCM/FM시스템에 대한 비트(bit)오차 확률식을 구하여 이를 수치적으로 계산하여 검토를 행했다. 변조전 필터를 거친 NRZ-L 이진 펄스예을 변조 신호로 하여 반송파를 주파수 변조하였고, 리미터와 변별기를 검출기로 이용하였다. RF 스펙트럼의 제한과 비트 오차 확률의 감소면에서 볼 때, 주파수 편이화 h를 3WT가 되도록 설계하는 것이 적당함을 알 수 있었다. 여기서 W는 변조전 필터의 대역폭이고 T는 한 비트당 시간 간폭이다.
선형변환기법을 이용하여 사다리형태의 수동여파회로를 능동화하는데 있어서 새로운 방식을 제시하였다. 전압과 전류영역으로 나타내는 회로망변수를 선형변환메이트릭스의 사용으로 새로운 영역의 변수로 바꾸어서 회로를 능동화하는 과정에서 종전의 방법은 개개의 리액턴스소자에 대해서 선형변환을 적용하는데 비하여 본연구에서는 병렬과 직렬의 두개의 리액턴스소자에 동시에 선형변환을 적용함으로써 회로능동화에 소요되는 연산증폭기의 개수를 여파기의 차수와 같도록 줄일수 있었다. 저역통과여파기의 경우. 선형변환메이트릭스를 적절하게 선택함으로써 사다리형회로의 리액턴스소자의 배치여하에 관계없이 규칙적이며 단계적인 회로능동화를 가능하게 하였다. 이 방법에 따라 5차 Chebyshev 저역통과여파회로를 능동화한 다음 이론치에 매우 근사한 주파수특성을 측정으로 얻음으로써 이 방식의 타당성을 입증하였다.