• 대한전기학회논문지
• /
• 제44권4호
• /
• pp.490-495
• /
• 1995

A bipolar junction transistor which exihibits 1000V breakdown voltage is designed and fabricated using FLR (Field Limiting Rings). Three dimensional effects on the breakdown voltage is investigated in the cylindrical coordinate and the simulation results are compared with the results in the rectangular coordinate. Breakdown voltage of the device with 3 FLR is simulated to be 1420V in the cylindrical coordinate while it is 1580V in rectangular coordinate. Bipolar junction transistor has been fabricated using the epitaxial wafer of which resistivity is 86 .OMEGA.cm and thickness is 105 .mu.m. Si$_{3}$N$_{4}$ and glass are employed for the passivation. Breakdown of the fabricated device is measured to be 1442V which shows better greement with the simulation results in cylindrical coordination.

• 한국전자파학회지:전자파기술
• /
• 제11권2호
• /
• pp.2-11
• /
• 2000

밀리미터파 회로 제작에 필수적인 능동소자인 고 속 Transistor기술은 반도체 설계 및 공정기술의 발 전으로 급격히 발달하고 있다. 주로 GaAs계나 InP 계 III-V 화합물 반도체를 이용한 고주파 transistor 는 FET기반의 MODFET과 BJT기반의 HBT가 밀 리미터파 대역에서 응용된다. 전통적인 III-V족 반 도체 이외에 SiGe와 GaN 소자 기술 역시 급속한 발전을 이루고 있다. 본 논문에서는 밀리미터파 transistor 기술에 대한 기본적인 내용과 응용 예를 소개한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 제36회 하계학술대회 논문집 B
• /
• pp.1432-1434
• /
• 2005

Single-stage converters are simpler and less expensive than convention two-stage converters. It can be a challenge, however, to design single-stage converters to satisfy certain key criteria such as input power factor, primary-side do bus voltage, and output voltage ripple. This is especially true for higher power single-stage AC/DC TTFC(Two-Transistor Forward Converter).

• 한국정보통신학회논문지
• /
• 제16권12호
• /
• pp.2741-2746
• /
• 2012

본 연구에서는 기존의 질화알루미늄갈륨/질화갈륨 이종접합 구조에서 강한 분극현상으로 인하여 구현하기 어려웠던 상시불통형 소자를 질화알루미늄갈륨 기판 혹은 버퍼층을 이용하여 구현하는 방법을 제안한다. 질화알루미늄갈륨 기판 혹은 버퍼층 위에 더 높은 Al 몰분율을 갖는 장벽층을 성장하고 최상부에 질화갈륨 층을 추가 성장하여 분극전하를 상쇄시키는 방법을 이용하여 선택적으로 게이트 아래의 채널만 공핍시켜 상시불통형 소자를 구현할 수 있다. 이를 통하여 본 연구에서는 상용 전력소자에서 요구하는 게이트 문턱전압 2 V 이상을 갖는 질화알루미늄갈륨 이종접합 전계효과 트랜지스터 에피구조를 제안한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권4호
• /
• pp.497-505
• /
• 2016

The two-dimensional (2D) Discrete Cosine Transform (DCT) is used widely in image and video processing systems. The perception of human visualization permits us to design approximate rather than exact DCT. In this paper, we propose a digital implementation of 16-point approximate 2D DCT architecture based on one-dimensional (1D) DCT and Modified Gate Diffusion Input (MGDI) technique. The 8-point 1D Approximate DCT architecture requires only 12 additions for realization in digital VLSI. Additions can be performed using the proposed 8 transistor (8T) MGDI Full Adder which reduces 2 transistors than the existing 10 transistor (10T) MGDI Full Adder. The Approximate MGDI 2D DCT using 8T MGDI Full adders is simulated in Tanner SPICE for $0.18{\mu}m$ CMOS process technology at 100MHZ.The simulation result shows that 13.9% of area and 15.08 % of power is reduced in the 8-point approximate 2D DCT, 10.63 % of area and 15.48% of power is reduced in case of 16-point approximate 2D DCT using 8 Transistor MGDI Full Adder than 10 Transistor MGDI Full Adder. The proposed architecture enhances results in terms of hardware complexity, regularity and modularity with a little compromise in accuracy.

• 대한전자공학회논문지SD
• /
• 제41권11호
• /
• pp.35-42
• /
• 2004

본 논문에서는 저 전력, 고속 동작을 위하여 트랜지스터 차동쌍 폴딩 회로를 사용하는 CMOS 폴딩 ADC를 설계하였다. 본 논문에서는 제안한 트랜지스터 차동쌍 폴딩 회로에 대한 동작원리와 기존의 폴딩 회로에 비해 어떤 장점을 가지고 있는지 설명한다. 이 회로를 적용하여 설계한 ADC에서는 폴딩신호를 처리하기 위하여 16 개의 정밀한 전압비교기와 32 개의 인터폴레이션 저항을 사용하므로 저 전력, 고속동작이 가능하고, 작은 칩 면적으로 제작할 수 있다. 설계공정은 0.25㎛ double-poly 2metal n-well CMOS 공정을 사용하였다. 모의실험결과 2.5V 전원전압을 인가하고 250MHz의 클럭 주파수에서 45mW의 전력을 소비하였으며 측정값을 통하여 계산된 INL은 ±0.15LSB, DNL은 ±0.15LSB, SNDR은 10MHz 입력신호에서 50dB로 측정되었다.

• 대한기계학회논문집B
• /
• 제41권6호
• /
• pp.409-414
• /
• 2017

본 연구의 목적은 실제 실리콘 박막 트랜지스터 내 포논 전달 특성을 이해하는 것이다. 이를 위해 박막 소자 내 열해석 예측 정확성이 검증된 전자-포논 상호작용 모델을 이용하여 반도체 산업에서 중요한 Silicon-on-Insulator(SOI) 시스템에 대한 다양한 조건에서 전자-포논 산란에 의한 Joule 가열 메커니즘의 고려하여 포논 전달 해석을 수행했다. 소자 장치 전원(device power)과 실리콘 층 두께 변화에 따른 포논의 평균자유행로(mean free path) 스펙트럼에 대한 열적 특성을 조사하여, 실제 SOI 소자 내 포논 전달을 이해했다. 이 결과는 SOI 소자의 신뢰성 설계 및 고효율 열소산(heat dissipation) 설계전략에 필요한 포논 전달 특성 이해에 활용될 수 있다.

• 대한전자공학회논문지SD
• /
• 제48권12호
• /
• pp.1-7
• /
• 2011

본 연구에서는 나노와이어 junctionless 트랜지스터의 문턱전압과 평탄전압을 위한 해석학적 모델링을 제시하였고 3차원 소자 시뮬레이션으로 검증하였다. 그리고 junctionless 트랜지스터의 소자설계 가이드라인을 설정하는 방법과 그 예를 제시하였다. 제시한 문턱전압과 평탄전압 모델은 3차원 시뮬레이션 결과와 잘 일치하였다. 나노와이어 반경과 게이트 산화층 두께가 클수록 또 채널 불순물 농도가 높을수록 문턱전압과 평탄전압은 감소하였다. 게이트 일함수와 원하는 구동전류/누설전류 비가 주어지면 나노와이어 반경, 게이트 산화층 두께, 채널 불순물 농도에 따른 junctionless 트랜지스터의 소자설계 가이드라인을 설정하였다. 나노와이어 반경이 작을수록 산화층의 두께가 얇을수록 채널 불순물 농도가 큰 소자를 설계할 수 있음을 알 수 있었다.

• 한국인터넷방송통신학회논문지
• /
• 제21권1호
• /
• pp.107-114
• /
• 2021

본 논문에서는 새롭게 제안되는 L-형 모노폴 슬롯 공진기를 이용한 X-band용 평면형 트랜지스터 발진기를 제안하였다. 평면형 설계를 위해 끝이 개방된 L자형 모노폴 슬롯을 트랜지스터 발진기의 공진기로 사용하였다. 3단계를 통한 공진기의 모의 실험 설계 결과 1169.84의 높은 Q 값과 49.934 dB의 높은 삽입 손실을 확인하였다. 최종 설계 및 제작된 발진기의 측정결과 7 dBm 이상의 발진 출력과 100 kHz 오프셋에서 - 58 dBc/Hz의 양호한 위상 잡음 특성을 가지는 것을 확인하였다. 제안된 발진기는 평면형으로 마이크로파 집적회로 기술에 직접 적용할 수 있다는 장점을 가지고 있다. 또한 DRO(유전체 공진 발진기)의 경우처럼 3D 구조의 금속 공동, 튜닝 스크류 등 추가 기기 없이 마이크로스트립 형태로만 구현할 수 있어 크기를 줄일 수 있다는 장점도 있다.

• 마이크로전자및패키징학회지
• /
• 제12권1호
• /
• pp.59-63
• /
• 2005

금속-강유전체-반도체 전계효과 트랜지스터 (MFS/MFISFET)의 동작 특성을 technology computer-aided design (TCAD)과 simulation program with integrated circuit emphasis (SPICE)를 결합하여 전산모사하는 방법을 제시하였다. 복잡한 강유전체의 동작 특성을 수치해석을 이용하여 해석한 다음, 이를 이용하여 금속-강유전체-반도체 구조에서 반도체 표면에 인가되는 표면 전위를 계산하였다. 계산된 TCAD 변수인 표면 전위를 전계효과 트랜지스터의 SPICE 모델에서 구한 표면 전위와 같다고 보고게이트 전압에 따른 전류전압 특성을 구할 수 있었다. 이와 같은 방법은 향후 MFS/MFISFET를 이용한 메모리소자의 집적회로 설계에 매우 유용하게 적용될 수 있을 것이다.