• 동굴
• /
• 제77호
• /
• pp.1-7
• /
• 2007

Nowaday, prohibition of smoking is getting more important issue. So we designed "non-smoking area control system". This system is organized with AVR(ATmega8535), smoke sensor, comparator(LM339) and etc. In non-smoking condition sensor's output voltage is about 5V, and in smoking condition sensor's output voltage is under 5V. So we used comparator(LM339) to devide two conditions. In both conditions AVR(ATmega8535) transmits datas to the computer of administrator. At this time method of communication is RS-232.

• International Journal of Control, Automation, and Systems
• /
• 제6권5호
• /
• pp.767-775
• /
• 2008

Methods used for exploring marine resources and spaces include positioning a probe under water and then recalling it after a specified time. Hydro-acoustic Releasers are commonly used for positioning and retrieving of such exploration equipment. The most important factor in this kind of system is the reliability for recalling the instruments. The frequently used ultrasonic signal detection method can detect ultrasonic signals using a fixed comparator, but because of increased rates of errors due to outside interferences, information is repetitively acquired. This study presents an effective ultrasonic signal detection algorithm using the characteristics of a resonance and adaptive comparator Combined with the FSK+ASK modulator. As a result, approximately 8.8% of ultrasonic wave communication errors caused by background noise and transmission losses were reduced for effectively detecting ultrasonic waves. Furthermore, the resonance circuit's quality factor was enhanced (Q = 120 to 160). As such, the bias voltage of the transistor (Vb= 3.3 to 6.8V) was increased thereby enhancing the frequency's selectivity.

• 대한전자공학회논문지TC
• /
• 제40권7호
• /
• pp.273-281
• /
• 2003

본 논문에서는 AIS(Automatic Identification System)를 위한 새로운 시각 동기 방안을 제안한다. 제안방안은 TCXO(Temperature Compensated Crystal Oscillator)를 기준 클록으로 사용하고, 디지털 제어 발진기(DCO : Digitally Controlled Oscillator), 분주기, 위상 비교기, 그리고 레지스터블록으로 시각 동기를 유지하도록 구성되어 있다. 주 시각 동기원으로는 UTC(Universal Time Coordinated)와 동기된 GPS(Global Positioning System) 수신기의 IPPS(1 Pulse Per Second)를 사용하며 GPS 신호 수신이 불가능할 경우에는 수신 AIS 신호를 사용한다. 전송 클록과 GPS 수신기 IPPS 사이의 시각 오차를 측정하고, DCO를 조정해 측정한 시각 오차를 보상함으로써 전송 클록을 UTC(Universal Time Coordinated)에 동기시킨다. 동기된 전송 클록(960㎐)은 전송 슬롯 발생을 위해서 분주된다. 본 논문에서는 제안한 시각 동기 방안을 시험 제작한 자동 식별 장치와 상용 자동 식별 장치의 연동을 통하여 검증하였고, 실험 결과는 AIS 기술 표준(ITU-R M.1371-1)에서 제시한 시작 동기 사양을 만족함을 확인하였다.

• 한국정보통신학회논문지
• /
• 제20권10호
• /
• pp.1935-1940
• /
• 2016

본 논문에서는 RC 시정수 회로를 포함하는 비교기를 이용해 보조 전하펌프를 제어하여 루프 필터 출력 전압 변동 폭을 최소화 하는 위상고정루프(PLL)를 제안하였다. 루프 필터의 출력 전압변화는 작은 시정수 값을 가지는 RC와 큰 시정수 값을 가지는 RC를 통해 비교기의 입력으로 각각 전달된다. 작은 시정수를 가지는 RC는 루프 필터의 신호의 변화를 빠르게 전달하는 반면 큰 시정수를 가지는 RC는 루프 필터의 신호를 매우 느리게 전달하여 일정한 크기의 전압과 같이 동작한다. 비교기의 출력 신호는 보조 전하펌프를 제어하고, 이는 전압제어발진기(VCO)의 입력 전압 변동 폭을 줄여준다. 그러므로 제안한 위상고정루프는 위상 잡음이 많이 제거된 신호를 생성한다. 제안된 위상고정 루프는 1.8V의 공급전압에서 0.18um CMOS 공정의 파라미터를 이용하여 Hspice로 시뮬레이션을 수행하고, 동작을 검증하였다.

• 전자공학회논문지SC
• /
• 제37권2호
• /
• pp.37-42
• /
• 2000

본 논문에서는 파이프라인드 구조의 빠른 변환 속도와 축차비교 구조의 저전력 구조를 이용하여 고속, 저전력 아날로그 디지털 변환기를 제안하였다. 제안된 구조의 변환 방법은 축차비교 구조의 변환에서 비교기를 파이프라인드 구조로 연결하여 홀드된 주기에 비교기의 기준 전위를 전 비교기의 출력 값에 의해 변환하도록 하여 고속 동작이 가능하도록 하였다. 제안된 구조에 의해 8비트 아날로그 디지털 변환기를 0.8㎛ CMOS공정으로 HSPICE를 이용하여 시뮬레이션한 결과, INL/DNL(Integral Non-Linearity/Differential Non-Linearity)은 각각 ±0.5/±1이었으며, 100㎑ 사인 입력 신호를 10MS/s로 샘플링 하여 DFT(Discrete Fourier Transform)측정 결과 SNR(Signal to Noise Ratio)은 41㏈를 얻을 수 있었다. 10MS/s의 변환 속도에서 전력 소모는 4.14㎽로 측정되었다.

• 전자공학회논문지C
• /
• 제36C권10호
• /
• pp.8-16
• /
• 1999

본 연구에서는 시뮬레이션 효율을 향상시킨 시뮬레이션 기반의 아날로그 셀 합성기법을 제안한다. 아날로그 셀을 계층적으로 합성하기 위하여 시뮬레이션 기반으로 전류미러, 차동입력단 등 각각의 부회로(sub circuit) 생성기들을 개발하였다. 이 부회로 생성기들을 모듈화 시키고 계층화시킴으로써 OTA(operational transconductance amplifier)나 2단(2-stage) OP-AMP, 비교기(comparator)등 일반적인 아날로그 셀들의 합성을 위하여 사용될 수 있게 하였다. 시뮬레이션 기반의 합성 시간을 줄이기 위하여 2단계 탐색 기법 (2-stage searching scheme)과 시뮬레이션 데이터 재사용기법(simulation data reusing scheme)을 제안하여 적용하였다 아날로그 셀(OTA) 합성 시 301.05sec에서 56.52sec로 최고 81.2%의 합성 시간을 줄이므로 시뮬레이션 기반의 회로 합성시 긴 합성시간의 문제를 해결하였다. 개발한 합성기는 SPICE의 모델 파라미터외에 추가적인 물리적 파라미터들을 필요로 하지 않으며 공정이나 SPICE 모델 레벨(level)에 독립적이기 때문에 새로운 공정에 적용할 때 필요한 준비 시간이 최소화되었다. 본 논문에서는 OTA와 2단 OP-AMP를 각각 합성하여 제안하는 합성기법의 유용성을 입증하였다.

• 전기의세계
• /
• 제26권3호
• /
• pp.63-68
• /
• 1977

In this paper, the theory of pulse frequency modulated DC/DC power converter to obtain constant output voltage for all input voltage changes is discussed. The switch controller consisting of integrator and comparator determines the ON time of power switch-Thyristor-by the error between the load voltage and a load reference voltage. Resulting voltage and current waveforms have been studied theoretically in detail and verified experimentally for a resistive and inductive load condition. State equations for voltages and currents using binary logic variables are computed by digital computer. Comparison of these withe oscillograms obtained from an experimental model shows very close agreement.

• Journal of information and communication convergence engineering
• /
• 제6권1호
• /
• pp.43-46
• /
• 2008

This paper proposes an advanced test circuit for detecting the connectivity between a drum ring of laser printer and PCB. The detection circuit of charge sharing is proposed, which minimizes the influences of internal parasitic capacitances. The test circuit is composed of precharge circuit, analog comparator, level shifter. Its functional operation is verified using $0.6{\mu}m$ 3.3V/40V CMOS process parameter by HSPICE. Access time is100ns. Layout of the drum contact test circuit is $465{\mu}m\;{\times}\;117{\mu}m$.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.455-456
• /
• 2008

New CMOS ROM cell is reported in this paper, distinguished from conventional ones in that it can be re-programmed by multi-times. It uses the comparator offset as the physical storage quantity and the MOSFET FN stress effect for offset programming. It demands very low offset for read, and works well in very low voltage. It can become a promising ROM solution for various SoC systems.

• 제어로봇시스템학회논문지
• /
• 제13권9호
• /
• pp.915-919
• /
• 2007

This paper proposed a transponder detection method to reduce recognition time in RFID system. It's also shown that conventional procedure of communication in the system could cause a waste of time when a reader recognizes a transponder. The reduction of recognition time can be obtained by developing a circuit to detect a transponder actively. Detecting a transponder is achieved by using the voltage variation of reader antenna voltage that happens when a transponder approaches to the vicinity of magnetic field formed by the reader. By adding a comparator to the antenna receiver of a reader, the reader can perceive approach or existence of a transponder. A reader for experiment is made using the MFRC500 by Phillips that supports ISO/IEC 14443 protocol. Comparing the proposed method with the conventional methods by experiment, there are 47.5ms reduction of recognition time maximally and 12ms in average.