• 한국정보통신학회논문지
• /
• 제11권1호
• /
• pp.83-88
• /
• 2007

MOSFET 트랜지스터의 전기적인 특성 변화에 따른 Class-E RF 전력 증폭기의 신뢰성 특성을 분석하였다. Class-E 전력 증폭기에서 MOSFET는 높은 효율을 얻기 위해 스위치로 동작하며, 이로 인해 MOSFET가 off 되었을 때 드레인 단자에 높은 전압 신호가 발생한다. 회로가 동작함에 따라 높은 전압의 스트레스로 인하여 MOSFET의 문턱 전압은 증가하고 전자의 이동도는 감소하여 MOSFET의 드레인 전류는 감소하게 된다. Class-E 전력 증폭기에서 MOSFET의 전류가 감소하면 전력 효율 및 출력 전력은 감소하게 된다. 그러나 class-E 전력증폭기에서 작은 부하 인덕터를 사용할 경우 큰 인덕터를 사용하는 경우에 비 해 신뢰성 특성을 향상시킬 수 있다. 1mH의 부하 인덕터를 사용한 경우 $10^{7}$초 후에 드레인 전류는 46.3%가 감소하였으며, 전력 효율은 58%에서 36%로 감소하였다. 그러나 1nH의 부하 인덕터를 사용한 경우 드레인 전류는 8.89%, 전력 효율 59%에서 55%로 감소하여 우수한 신뢰성 특성을 보여주었다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2004년도 Asia Display / IMID 04
• /
• pp.540-543
• /
• 2004

The stress of MgO thin film, which is used as a dielectric protective layer in AC-PDP, was measured by a laser scanning method. MgO films were deposited bye-beam evaporation on glass substrates with dielectrics layer on them in various deposition temperatures ranging from room temperature to 300 $^{\circ}C$. The compressive stress of MgO films was increased with increasing substrate temperature due to intrinsic stress accumulation, causing the densification of the films. Both firing voltage ($V_f$) and sustaining voltage ($V_s$) were reduced for the higher compressively stressed and densified films. In the other hand, another film properties such as preferred crystallographic orientation and surface roughness seemed not to influence the discharge characteristics of $V_f$ and $V_s$ significantly.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권2호
• /
• pp.83-88
• /
• 2003

The reset operation of a CCD image sensor was improved using charge trapping of a MOS structure to realize a loe voltage driving. A DC bias generating circuit was added to the reset structure which sets reference voltage and holds the signal charge to be detected. The generated DC bias is added to the reset pulse to give an optimized voltage margin to the reset operation, and is controlled by adjustment of the threshold voltage of a MOS transistor in the circuit. By the pulse-type stress voltage applied to the gate, the electrons and holes were injected to the gate dielectrics, and the threshold voltage could be adjusted ranging from 0.2V to 5.5V, which is suitable for controlling the incomplete reset operation due to the process variation. The charges trapped in the silicon nitride lead to the positive and negative shift of the threshold voltage, and this phenomenon is explained by Poole-Frenkel conduction and Fowler-Nordheim conduction. A CCD image sensor with $492(H){\;}{\times}{\;}510(V)$ pixels adopting this structure showed complete reset operation with the driving voltage of 3.0V. The resolution chart taken with the image sensor shows no image flow to the illumination of 30 lux, even in the driving voltage of 3.0V.

• 한국정보통신학회논문지
• /
• 제16권6호
• /
• pp.1266-1272
• /
• 2012

게이트 길이와 폭이 다른 InGaZnO 박막 트랜지스터를 제작하고 소자의 크기에 따른 문턱전압과 음의 게이트 전압 스트레스 후의 소자 특성 저하에 관한 연구를 수행하였다. 게이트 길이가 짧은 소자는 문턱전압과 문턱전압 아래의 기울기 역수가 감소하였고 채널 폭이 작은 소자는 문턱전압이 증가 하였다. 음의 게이트 전압 스트레스 후에는 전달특성 곡선이 왼쪽으로 이동하였고 문턱전압은 감소하였으며 문턱전압 아래의 기울기 역수는 변화가 거의 없었다. 이러한 결과는 게이트 유전체에 포획된 홀 때문으로 사료된다. 게이트에 음의 스트레스 전압을 인가한 후에 게이트 길이가 짧을수록 그리고 게이트 폭이 증가할수록 문턱전압의 변화가 적은 것은 홀 주입이 적기 때문으로 사료된다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권2호
• /
• pp.69-75
• /
• 2003

Cell transistor and data retention time characteristics were studied in 90 nm design rule 512M-bit DRAM, for the first time. And, the characteristics of cell transistor are investigated for different STI gap-fill materials. HDP oxide with high compressive stress increases the threshold voltage of cell transistor, whereas the P-SOG oxide with small stress decreases the threshold voltage of cell transistor. Stress between silicon and gap-fill oxide material is found to be the major cause of the shift of the cell transistor threshold voltage. If high stress material is used for STI gap fill, channel-doping concentration can be reduced, so that cell junction leakage current is decreased and data retention time is increased.

• 한국진공학회지
• /
• 제13권4호
• /
• pp.150-156
• /
• 2004

Si(100) 기판 위에 RF UBM 스퍼터링 (Unbalanced Magnetron Sputtering) 방법을 이용하여 BN 박막을 증착하였다. 이온 충돌 에너지에 영향을 주는 증착 압력과 기판 바이어스 전압을 변화시켜, 증착된 BN박막의 미세구조와 압축응력의 변화를 살펴보았다. 높은 증착 압력에서는 hBN laminate의 정렬도가 기판 바이어스 전압이 증가함에 따라 선형적으로 증가한 반면, 낮은 증착 압력에서는 낮은 기판 바이어스 전압에서 hBN laminate의 정렬도가 높게 나타났다. hBN 박막의 응력 변화와 표면 형상은 hBN laminate의 정렬도와 밀접한 관계가 있는 것으로 관찰되었는데, 이의 적절한 조절에 의해 압축응력의 증가 없이도 hBN 박막 위에 cBN 상의 핵 형성이 일어날 수 있었다.

• 한국정보통신학회논문지
• /
• 제18권10호
• /
• pp.2509-2515
• /
• 2014

본 논문에서는, 초고집적 CMOS를 위한 얕은 트랜치 격리로 기존의 수직 구조에서 내부 임계전압과 활성 영역의 스트레스 영향을 개선시키고자 한다. 이를 위해서 제안한 구조는 회자 모양의 얕은 트랜치 격리 구조이며, 기존 수직 구조와 제안한 구조에 대해서 전자농도 분포와 게이트 바이어스 대 에너지 밴드 형태, 열전자 스트레스와 열 손상의 유전 강화 전계를 분석 하고자 한다. 물리적 기본 모델들은 TCAD 툴을 이용하며, 집적화 소자들에 있어서 분석 조건은 주위 조건과 스트레스 인가이다. 분석 결과, 얕은 트랜치 격리 구조가 소자의 크기가 감소됨에 따라서 수동적인 전기적 기능이며, 트랜지스터 응용에서 제안한 회자 구조의 얕은 트랜치 격리 구조가 전기적 특성에서 전위차 전계와 포화 임계 전압이 높게 나타났으며, 활성영역에서 스트레스의 영향은 감소되었다. 이 결과 데이터를 바탕으로 제작한 소자의 결과 분석도 시뮬레이션 결과 데이터와 거의 동일하였다.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.962-970
• /
• 2019

본 논문에서는 자기구동 동기스위치를 이용한 비절연 고효율 고전압출력 DC-DC 컨버터를 제안한다. 제안하는 컨버터는 전통적인 승압형 DC-DC 컨버터 구조에 탭형 인덕터를 적용함으로써 고전압출력을 달성하며 주스위치부에 무손실 커패시터-다이오드(LCD, lossless capacitor-diode) 스너버를 적용하여 스위치 전압스트레스를 저감한다. 그리고 출력부에 다이오드 대신에 동기스위치를 적용함으로써 역회복 문제를 해결하고 고효율을 달성한다. 제안한 컨버터의 동기스위치는 자기구동방식을 이용하고 단순한 구조를 가진다. 본 논문에서는 제안한 컨버터의 동작원리를 먼저 설명하고, 후에 컨버터 프로토타입의 설계예를 제시한다. 그리고 설계된 회로파라미터로 제작된 프로토타입의 실험결과로써 제안한 컨버터의 특성을 보인다.

• E2M - 전기 전자와 첨단 소재
• /
• 제8권3호
• /
• pp.357-361
• /
• 1995

An experiment on characteristics of nMOSFET's in the long stress condition with the maximum of the substrate current has been carried out in order to study on the degradation due to the hot-carrier effect. Based on the measured result of the threshold voltage, the damage is mostly due to the hole injection into the oxide. After long stress, it was shown that the drain current increased at low gate voltages and hence decreased at high gate voltages.

• KIEE International Transaction on Electrical Machinery and Energy Conversion Systems
• /
• 제5B권4호
• /
• pp.343-349
• /
• 2005

This paper proposes a novel zero-voltage-switching (ZVS) Push-pull DC-DC Converter for high input voltage and high power applications. This topology utilizes two switches in series to replace one switch in conventional push-pull converter, and two clamping diodes are introduced. The voltage stress of the switches is the input voltage, and the switches can realize ZVS with the use of the leakage inductance of the transformer. Furthermore, secondary full-wave rectifier with a clamping capacitor is used to eliminate the voltage oscillation and spike of the rectifier diodes due to the reverse recovery. Therefore, the electromagnetic interference is reduced effectively. The operation principle of the proposed converter is analyzed theoretically. The output characteristic, ZVS condition and design principle of the clamping capacitor are discussed. Experimental results obtained from a 270V input 2kW prototype with $95.8\%$ high efficiency confirms the design.