• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 B
• /
• pp.1132-1133
• /
• 2006

The approach, for ensuring the quality and safety of a railway software can be considered with two points of views seeing from products, and from processes. The process point of view is to validate maturity of the organizations in accordance to the judging processes of organizations, which are specified by CMMI(Capability Maturity Model Integration) or SPICE(Software Process Improvement and Capability dEtermination : ISO/IEC15504). In this paper, we are trying to find approaches to estimate the maturity of manufacturer and assessment organization in the railway system.

• 한국경영과학회지
• /
• 제31권1호
• /
• pp.37-53
• /
• 2006

SPI (Software Process Improvement) activities have been considered one of the crucial approaches to achieve high quality, productivity and timely delivery of software products and services. The basic premise of SPI model is that higher maturity levels lead to better performance. In this research, the relationships between SPI results and performance were empirically investigated with Korean software companies. CMM key process areas were categorized into two dimensions, 'Process Implementation' and 'Quantitative Management'. The relationship between process implementation and performance was significant, but the relationship between quantitative management and performance was insignificant. The control variable, size of OU(Organizational Unit), did not have significant impact on the relation ships between SPI activities and OU performance.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.1025-1026
• /
• 2006

The approach, for ensuring the quality and safety of a railway software can be considered with two points of views seeing from products, and from processes. The process point of view is to validate maturity of the organizations in accordance to the judging processes of organizations, which are specified by CMMI(Capability Maturity Model Integration) or SPICE(Software Process Improvement and Capability dEtermination : ISO/IEC15504). In this paper, we are trying to find approaches to estimate the maturity of manufacturer and assessment organization in the railway system.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권6호
• /
• pp.768-776
• /
• 2014

Using a simplified high-frequency small-signal equivalent circuit model for BSIM3 MOSFET, the fully differential two-stage folded-cascode CMOS operational amplifier is analyzed to obtain its small-signal voltage transfer function. As a result, the expressions for dc gain, five zero frequencies, five pole frequencies, unity-gain frequency, and phase margin are derived for op amp design using design equations. Then the analysis result is verified through the comparison with Spice simulations of both a high speed op amp and a low power op amp designed for the $0.13{\mu}m$ CMOS process.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.167-170
• /
• 2000

This paper describes a novel multi-operand radix-2 signed-digit(SD) adder. The novel multi-operand addition algorithm can eliminate carry propagation chain by dividing the input operands into even place part and odd place part, and adding them each. The multi-operand adder with this algorithm can add six operands in parallel, and is faster than the ordinary method of SD adder binary tree. A hardware model for proposed adder is shown which is implemented by the current-mode MOSFET circuit technology. Simulations have been made by SPICE in order to verify the function of the proposed circuit.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 추계학술대회 논문집 학회본부 B
• /
• pp.612-614
• /
• 1998

As chip feature size decrease, interconnect delay gains more importance. A accurate timing analysis required to estimate interconnect delay as well as cell delay. In this paper, we present a timing-level delay calculation tool of which the accuracy is bounded within 10% of SPICE results. This delay calculation tool generates delay values in SDF(Standard Delay Format) for parasitic data extracted in SPEF(Standard Parasitic Exchange Format). The efficiency of the tool is easily seen because it uses AWE(Asymptotic Waveform Evaluation) algorithm for interconnect delay calculation, and precharacterized library and effective capacitance model for cell delay calculation.

• 한국광학회:학술대회논문집
• /
• 한국광학회 2006년도 하계학술발표회 논문집
• /
• pp.427-428
• /
• 2006

LED(Light-Emitting Diode)내에서의 전류 분포를 계산하기 위한 SPICE 기반의 3차원 회로 모델을 개발하였다. 이 모델은 고전압, 고전류에서 구동되는 고휘도 LED의 전류 밀집(current crowding) 현상을 최소화하기 위한 설계 최적화에 이용할 수 있다. 본 논문에서는 $GaN/Al_2O_3$ 고휘도 청색 LED 내에서의 전류 분포를 분석하여 전극 설계를 최적화하기 위한 연구를 수행하였다.

• ETRI Journal
• /
• 제43권4호
• /
• pp.717-727
• /
• 2021

In this study, new multiplier and adder method designs with multiplexers are proposed. The designs are based on quaternary logic and a carbon nanotube field-effect transistor (CNTFET). The design utilizes 4 × 4 multiplier blocks. Applying specific rotational functions and unary operators to the quaternary logic reduced the power delay produced (PDP) circuit by 54% and 17.5% in the CNTFETs used in the adder block and by 98.4% and 43.62% in the transistors in the multiplier block, respectively. The proposed 4 × 4 multiplier also reduced the occupied area by 66.05% and increased the speed circuit by 55.59%. The proposed designs are simulated using HSPICE software and 32 nm technology in the Stanford Compact SPICE model for CNTFETs. The simulated results display a significant improvement in the fabrication, average power consumption, speed, and PDP compared to the current bestperforming techniques in the literature. The proposed operators and circuits are evaluated under various operating conditions, and the results demonstrate the stability of the proposed circuits.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2021년도 춘계학술발표대회
• /
• pp.285-288
• /
• 2021

4차 산업혁명의 출현과 함께 스마트공장, 스마트시티, 스마트러닝 등이 등장하면서 스마트 물관리시스템과 그 평가지표의 연구개발이 주요 사회문제로 대두되고 있다. 따라서 본 논문에서는 스마트 물 관리시스템의 자동화 수준 평가지표를 제안하고자 한다. 그 세부 연구내용은 다음과 같다. 첫째, 기존의 CMM과 SPICE 소프트웨어 프로세스 평가모델과 스마트공장의 평가지표를 검토하고, 스마트 정수처리장의 개념을 살펴본다. 둘째, 제안하는 스마트 물관리시스템의 평가지표에는 정수장의 주요 공정에 따라 착수 공정, 약품투입 공정, 혼화·응집 공정, 침전 공정, 여과 공정, 소독 공정의 6개 평가영역으로 세분화 하였고, 각 평가영역별로 0에서 4까지의 5단계 평가수준으로 구분하여 제안하였다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제33권3호
• /
• pp.267-276
• /
• 2006

소프트웨어 개발 성숙도를 향상시키기 위한 프로세스 프레임워크로써 IS 15504(SPICE) 및 CMMI 등은 이미 검증된 모델이다. 하지만 이들 프로세스 성숙도 모델들이 기업의 개발능력 및 효율을 높여주는 구체적인 실천방법을 제시하지는 않는다. 기업 내에서의 실제적인 적용을 위해서는 위의 모델들을 기반으로 제품이나 기술 도메인, 사업 및 조직의 규모 등 기업환경이 고려된 기업 고유의 모델의 개발 및 적용이 필요하다. 본 논문에서는 소프트웨어 개발 프로세스에 대한 수년 간의 지속적인 적용 및 개선 경험을 바탕으로 기존의 SPI(Software Process Improvement) 모델을 확장하여 기업의 비즈니스 목적과 환경에 부합하도록 조직차원의 전반적인 소프트웨어 개발 경쟁력을 강화한 사례를 소개한다. 기존의 SPI 모델이 프로세스 각 분야에 대한 정의와 성숙도를 판단하기 위한 능력 수준을 정의한 것에 비해 본 논문에서는 그 영역을 핵심기술 및 조직구조까지 확대하고, 능력 수준을 일반적인 프로세스 능력 수준이 아닌 조직에서의 모델의 확산도로 확장하여 소프트웨어 개발 경쟁력을 강화하기 위한 통합된 모델을 정의하여 적용하였다. 본 논문은 기업에서 확장된 프로세스 성숙도 모델을 이용하여 조직의 능력을 향상시키는 구체적인 사례로 유사 영역에서 참조 모델로 활용될 수 있을 것이며, 프로세스 성숙도 모델 연구에 대한 기업의 피드백으로의 기여가 있을 것이다.