• 대한전자공학회논문지SD
• /
• 제40권10호
• /
• pp.45-51
• /
• 2003

본 논문에서는 2-패턴 테스트를 고려한 스캔 기반 BIST 구조를 제안한다. 제안하는 BIST는 STUMPS 구조론 기반으로 하고 있다. STUMPS 구조는 테스트 생성기로 선형 귀환 시프트 레지스터(LFSR)를 사용하고, 응답 압축기로는 다중 입력 시프트 레지스터(MISR), 그리고 다중 스캔 패스 구성에는 시프트 레지스터 래치(SRL)을 사용한다. 제안하는 BIST 구조에서는 degenerate MISR이 SRL 채널을 구성하도록 하여, STUMPS 기법에 비하여 원래 회로에 부가되는 BIST 회로의 크기를 줄이고 전체 시스템의 성능에 거의 영향을 주지 않도록 한다. 클럭 당 테스트와 스캔 당 테스트가 모두 지원되는 구조로 설계되며, 특히 스캔 당 테스트에서 스캔 데이터의 회로에 대한 영향을 억제하여 회로의 전력 소모를 크게 줄일 수 있다. ISCAS 89 벤치마크 회로에 대한 실험 결과로부터, SRL 채널 내 데이터의 해밍 거리를 고려하여 제안된 BIST가 경로 지연 고장의 검출에도 적용될 수 있음을 확인한다.

• 대한전자공학회논문지TC
• /
• 제47권7호
• /
• pp.93-101
• /
• 2010

본 논문에서는 GF(2)에서의 두 생성다항식에 의해 생성된 M-sequence로 Gold-Sequence를 생성한 후, Permutation을 해줌으로써 Hadamard 행렬의 특성을 가지게 됨을 살펴보았다. M-sequence는 선형 귀환 천이 레지스터 부호 생성기(Linear feedback shift register code generator)에 의해 생성되었으며, 두 개의 M-sequence에 의해 생성된 Gold-sequence의 첫 열에 $8\times1$의 영행렬을 추가하고 Permutation을 시켜줌으로써 Hadamard 행렬의 주요 성질인 직교성(Orthogonal)과 한 행렬과 이 행렬의 Transpose시킨 행렬의 결과가 단위행렬이 되고, 역행렬은 element-wise Inverse가 되며, 고속 Jacket행렬의 성질을 만족한다. 또한 선형 귀환 축차 생성기를 통하여 생성된 M-sequence의 1행과 1열을 추가함으로써 위에서 언급한 Hadamard 행렬의 주요 성질을 만족하고 L-matrix 와 S-matrix 를 통하여 고속변환이 가능함을 보인다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.243-246
• /
• 2008

본 논문에서는 ASR(Arithmetic Shift Register)을 이용한 블록암호 운영모드를 제안한다. ASR이란 $GF(2^n)$상에서 0이 아닌 초기 값 $A_0$에 0 또는 1이 아닌 임의의 수 D를 곱하는 수열로서 산술시프트 레지스트라 부른다. 본 논문에서 제안하는 모드는 d를 곱해가며 출력을 변경하는 ASR 모드와, ASR 모드의 방식을 그대로 따르면서 d값을 변경시켜 안정성을 강화한 Floating ASR 모드이다. ASR의 출력을 카운터로 사용하게 되면 CTR 모드보다 안정성이 높고 속도가 빠른 이점이 있다. 또한, CTR 모드에서 불편한 Random Access가 가능한 장점을 가지고 있으므로, Random Access가 필요한 부분에 넓게 사용될 수 있다.

• 정보보호학회논문지
• /
• 제9권2호
• /
• pp.3-12
• /
• 1999

본 논문에서는 선형 귀환 쉬프트 레지스터(LFSR)에 의하여 생성되는 수열의 복잡도를 고찰한 후, 이들의 비선형적 결합이 갖는 특성에 대하여 살펴본다. 이 비선형 결합의 구성 단위인 LFSR의 합과 곱을 중심으로 이들이 갖는 이론적인 면을 복잡도 측면에서 고찰한다. We introduce feedback registers and definitions of complexity of a register or a sequence generated by it. In the view point of cryptography the linear complexity of an ultimately periodic sequence is important because large one gives an enemy infeasible jobs. We state some results about the linear complexity of sum and product of two LFSRs.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1987년도 전기.전자공학 학술대회 논문집(II)
• /
• pp.1622-1624
• /
• 1987

In general, pseudo noise generator(PNG) used for PLR System consists of linear feedback shift register. Based on a W.F. representation of shift registers, a method for analyzing operational characters & sequence of PNG are studied. PNG is characterized by the time-recursive equation & PNG sequence is analyzed by the output state variable equation. Methods studied in this paper are illustrated by appropriate example.

• 전자공학회논문지B
• /
• 제29B권9호
• /
• pp.1-7
• /
• 1992

This paper proposes a built-in self-test tchnique for CMOS circuits. To detect a stuck-open fault in CMOS circuits, two consequent test patterns is required. The ordered pairs of test patterns for stuck-open faults are generated by feedback shift registers of extended length. A nonlinear feedback shift register is designed by the merging method and reordering algorithms of test patterns proposed in this paper. And a new multifunctional BILBO (Built-In Logic Block Observer) is designed to perform both test pattern generation and signature analysis efficiently.

• 대한전자공학회논문지
• /
• 제15권4호
• /
• pp.7-13
• /
• 1978

쉬프트레지스터 (SR) 모듈을 기억소자로서 사용하여 순서회로를 실현하는 방법을 논하였다. 종래의 방법은 특수한 조건하에서 SR를 선택하는 것으로서 그것을 구동하는 조합논리회로의 복잡도는 고려되지 않았다. 본 논문은 한 정수치함수를 사용하여 단수가 최소인 SR를 선택하였고 각 SR를 구동하는 조합논리회로의 입력선수를 비교하여 논리회로의 복잡도가 낮은 최적 상태할당을 구하였다.

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2009년도 정기총회 및 동계학술연구발표회
• /
• pp.187-188
• /
• 2009

• 대한전자공학회논문지SD
• /
• 제47권8호
• /
• pp.47-55
• /
• 2010

본 논문에서는 고해상도 저전력 SAR 타입 ADC(아날로그 디지털 변환기)의 면적을 획기적으로 줄이기 위해서 역 다중화기 (Demultiplexer)와 카운터 (Counter)를 이용하는 타이밍 레지스터 (Timing register) 구조를 제안하였다. 전통적으로 사용되는 쉬프트 레지스터에 기반을 둔 타이밍 레지스터 구조는 해상도가 증가될수록 면적이 급격하게 증가하고, 또한 잡음의 원인이 되는 디지털 소비 전력도 증가되는 반면, 제안하는 구조는 해상도 증가에 따른 에러 보정 회로의 면적과 소비 전력 증가를 줄일 수 있다. 0.18 um CMOS 공정을 이용하여 제작하였으며, 제안한 타이밍 레지스터 구조를 이용하여, 기존 구조 대비 5.4배의 면적 감소와 디지털 전력 최소화의 효과를 얻을 수 있었다. 설계한 12 비트 SAR ADC는 11 비트의 유효 비트 (ENOB), 2 mW (기준전압 생성 블록 포함)의 소비전력과 1 MSPS의 변환 속도를 보였으며, 레이아웃 면적은 $1mm{\times}1mm$ 이었다.

• 한국통신학회논문지
• /
• 제34권7C호
• /
• pp.663-670
• /
• 2009

본 논문에서는 NFSR(Non-linear Feedback Shift Register)과 2D CAT(Two-Dimensional Cellular Automata Transform)를 단계적으로 이용하여 영상을 암호화하는 방법을 제안한다. 암호화 방법은 먼저, NFSR을 이용해서 원 영상의 크기만큼 PN(pseudo noise) 수열을 생성한다. 그리고 생성된 수열을 원 영상과 XOR 연산하여 암호화를 한다. 그 후, 게이트 이 값을 설정하여 2D CAT 기저함수를 생성한다. 생성된 기저함수를 변환된 암호화 영상에 곱하여 2D CAT 암호화를 한다. 마지막으로, 키 공간 분석, 엔트로피 분석 및 민감도 분석을 통해 제안한 방법이 효율적이고 매우 안전함을 검증한다.