Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

The Scan-Based BIST Architecture for Considering 2-Pattern Test

2-패턴 테스트를 고려한 스캔 기반 BIST 구조

  • Published : 2003.10.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, a scan-based low power BIST (Built-In Self-Test) architecture is proposed. The proposed architecture is based on STUMPS, which uses a LFSR (Linear Feedback Shift Register) as the test generator, a MISR(Multiple Input Shift Register) as the reponse compactor, and SRL(Shift Register Latch) channels as multiple scan paths. In the proposed BIST a degenerate MISR structure is used for every SRL channel; this offers reduced area overheads and has less impact on performance than the STUMPS techniques. The proposed BIST is designed to support both test-per-clock and test-per-scan techniques, and in test-per-scan the total power consumption of the circuit can be reduced dramatically by suppressing the effects of scan data on the circuits. Results of the experiments on ISCAS 89 benchmark circuits show that this architecture is also suitable for detecting path delay faults, when the hamming distance of the data in the SRL channel is considered.

본 논문에서는 2-패턴 테스트를 고려한 스캔 기반 BIST 구조를 제안한다. 제안하는 BIST는 STUMPS 구조론 기반으로 하고 있다. STUMPS 구조는 테스트 생성기로 선형 귀환 시프트 레지스터(LFSR)를 사용하고, 응답 압축기로는 다중 입력 시프트 레지스터(MISR), 그리고 다중 스캔 패스 구성에는 시프트 레지스터 래치(SRL)을 사용한다. 제안하는 BIST 구조에서는 degenerate MISR이 SRL 채널을 구성하도록 하여, STUMPS 기법에 비하여 원래 회로에 부가되는 BIST 회로의 크기를 줄이고 전체 시스템의 성능에 거의 영향을 주지 않도록 한다. 클럭 당 테스트와 스캔 당 테스트가 모두 지원되는 구조로 설계되며, 특히 스캔 당 테스트에서 스캔 데이터의 회로에 대한 영향을 억제하여 회로의 전력 소모를 크게 줄일 수 있다. ISCAS 89 벤치마크 회로에 대한 실험 결과로부터, SRL 채널 내 데이터의 해밍 거리를 고려하여 제안된 BIST가 경로 지연 고장의 검출에도 적용될 수 있음을 확인한다.

Keywords

References

  1. M. Abramovici, M. A. Breuer, A. D. Friedman, Digital Systems Testing and Testable Design, Computer Science Press, 1990
  2. P. H. Bardell, W. H. McAnney, J. Savir, Built-in Test for VLSI: Pseudorandom Techniques, John Wiley and Sons, New York, 1987
  3. P.h. Bardell, W. H. McAnney, 'Parallel Pseu-dorandom sequences for Built-In Test,' Proc. Int'l Test Conf. pp. 302-308, 1984
  4. P.H. Bardell, W.H. McAnney, 'Simultaneous selt-Testing system,' U. S. Patent No. 4, 513, 418, April 23, 1985
  5. S. Dasgupta, P. Goel, R. F. Walter, T. W. Williams, 'A Variation of LSSD and its Impli-cations on Design and Test Pattern Generation in VLSI,' Proc. Int'l Test conf., pp. 63-66, 1982
  6. B. NadeauDostie, D. Burek, A. Hassan, 'ScanBist: A Partial Scan Based BIST Method,' IEEE Design and Test of Computer, pp. 1-16, Spring, 1994
  7. C. Lin, Y. Zorian, and S. Bhawmik, 'PSBIST: A Partal Scan Based Built-In Self-Test Scheme,' Proc. Int'1 Test Conf., pp. 507-516, 1993 https://doi.org/10.1109/TEST.1993.470660
  8. H. Wunderlich and G. Kiefer, 'Bit-Flipping BIST,' ICCAD 96, pp. 337-343, 1996 https://doi.org/10.1109/ICCAD.1996.569803
  9. A. Krasniewski, S. Pilarski, 'Circulr Self-Test Path: A Low-cast BIST Technique for VLSI circuits,' IEEE Trans. on CAD, pp. 46-55, 1989 https://doi.org/10.1109/43.21818
  10. J. Savir, 'Reducing the MISR Size,' IEEE Trans. on Computer, pp. 930-938, 1996 https://doi.org/10.1109/12.536235
  11. Y. Zorian, A. Ivanov, 'An Effective BIST Scheme for ROM's,' IEEE Trans. on Computer, pp. 646-654, 1992 https://doi.org/10.1109/12.142691
  12. T. Kamdea, S. Pilarski, A. Ivanov, 'Notes on Multiple Input signature Register,' IEEE Trans. on Computer, pp. 228-234, 1993 https://doi.org/10.1109/12.204795
  13. Y. Son, J. chong, and G. Russell, 'E-BIST:enhanced test-per-clock BIST architecture,' IEE Proc. Comput. Digit. Tech., Vol. 149, No 1, pp. 9-15, 2002 https://doi.org/10.1049/ip-cdt:20020158
  14. S. Gerstendorfer and H. Wunderlich, 'MINIMI-ZED POWER CONSUMPTION FOR SCAN-BASE BIST,' Proc. Int'l Test Conf., pp. 77-84, 1999
  15. Proc. Int'1 Test Conf. MINIMI-ZED POWER CONSUMPTION FOR SCAN-BASE BIST S.Gerstendorfer;H.Wunderlich