• 대한전자공학회논문지TC
• /
• 제38권4호
• /
• pp.11-17
• /
• 2001

본 논문에서는 High-Order QAM(Quandrature Amplitude Modulation)을 적용하는 모뎀에서 강인하고 넓은 범위의 주파수 포착 범위를 가지는 극성판단(Polarity Decision) 반송파 동기용 PD(Phase Detector) 알고리즘을 제안하고 이에 대한 평균 출력특성(S-curve)과 분산특성을 수학적으로 유도하여 기존의 DD(Decision Directed)방식과 비교 분석한다. 기존의 DD 방식의 선형영역은 256 QAM의 경우 $3.5^{\circ}{\sim}3.5^{\circ}$ 이었으나 제안한 알고리즘의 선형영역은 ${\gamma}-17.9$에서 $36^{\circ}{\sim}36^{\circ}$ 의 넓은 구간을 가진다. 또한 기존의 DD 방식에서는 256 QAM의 주파수 오프셋 포착 성능이 ${\pm}10\;KHz$ 이하였다. 이는 아날로그 front-end 회로에서 주파수 오프셋이 일반적으로 ${\pm}100\;KHz$ 정도까지 줄어들 수 잇는 것을 감안하면 AFC(Automatic Frequency Control) 또는 반송파 복구를 위한 보조적인 위상검출회로가 필요하게 됨을 의미한다. 그러나 제안된 극성판단 반송파 동기 알고리즘을 사용하면 보조적인 회로의 도움없이 SNR = 30 dB에서 최대 ${\pm}300\;KHz$의 주파수 오프셋까지도 포착 가능하다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1999년도 춘계학술대회 논문집
• /
• pp.234-238
• /
• 1999

The correlation between shape of electrical trees and partial discharge(PD) pulses in low density polyethylene(LDPE) were discussed. We observed growth feature of electrical tree by using optical microscope. On the basis of experimental results of measurements of trees occurring in the needle-plane arrangement with needle shape void and without needle shape void , statistical quantities are derived, which are relevant to PD pulse amplitude and phase. The PD quantities detected by partial discharge detector. we were analyzed q-n distribution pattern and $\psi$ -q-n distribution pattern. In this experiment, electrical trees in the needle-plane arrangement with needle shape void propagated branch type tree and in the needle-plane arrangement without needle shape void propagated bush type tree

• 한국전자통신학회논문지
• /
• 제14권2호
• /
• pp.309-316
• /
• 2019

본 논문은 로컬 클록 왜곡을 보상하는 낮은 지터 성능의 지연 고정 루프를 제시한다. 제안된 DLL은 위상 스플리터, 위상 검출기(PD), 차지 펌프, 바이어스 생성기, 전압 제어 지연 라인(Voltage Controlled Delay Line) 및 레벨 변환기로 구성된다. VCDL(: Voltage Controlled Delay Line)은 CML(: Current Mode Logic)을 사용하는 자체 바이어스 지연 셀을 사용하여 온도에 민감하지 않고 잡음을 공급한다. 위상 스플리터는 VCDL의 차동 입력으로 사용되는 두 개의 기준 클록을 생성한다. 제안된 회로의 PD는 CML에 비해 적은 전력을 소비하는 CMOS 로직을 사용하기 때문에 PD는 위상 스플리터의 유일한 단일 클록을 사용한다. 따라서 VCDL의 출력은 로컬 클록 분배 회로뿐만 아니라 PD에 사용되므로 레벨 변환기에 의해 레일-투-레일 신호로 변환된다. 제안된 회로는 $0.13{\mu}m\;CMOS$ 공정으로 설계되었으며, 주파수가 1GHz인 클록이 외부에서 인가된다. 약 19 사이클 후에 제안된 DLL은 잠금이 되며, 클록의 지터는 1.05ps이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 하계학술대회 논문집 C
• /
• pp.1936-1938
• /
• 2004

In this paper, we discussed measurement method of PD (Partial Discharge) of 22.9[kV] cable. Cable rail track laying portable detector that can detect partial discharge of cable connection ashes by on-line done spot way to detect Lemke equipment and high broadcasting CT sensor that use antenna sensor using ICM mounting was explained. Because measurement corona signal is very big, analysis of partial discharge is difficult state, we used connector. It could be attenuated by 2 times. We found out that corona signal which generated on B phase is flowed on A phase and C phase. It could measure that partial discharge of A phase happens actually. We could confirm that partial discharge of about 250 ${\sim}$ 300 [pC] on A phase is dangerous.

• 대한전자공학회논문지TC
• /
• 제38권4호
• /
• pp.18-26
• /
• 2001

본 논문에서는 극성 판단(Polarity Decision) PD를 이용하여 모드 변환과 루프이득(Loop Gain)의 변환시점을 자동적으로 검출해 주는 ATC(Automatic Transfer mode Control)알고리즘을 설계하고 모드 전환시 안정적으로 주파수 오프셋을 추정하는 평균방식 Gear-shift PLL을 설계하였다. 제안하는 모드 전환 시점 검출 알고리즘인 ATC 알고리즘은 종전의 QPSK방식에 적용되던 Lock Detector 알고리즘보다 구현이 매우 간단하며 정확하게 모드 전환시점을 검출한다. 또한 Shift Register에 저장했던 주파수 추정 값들을 평균하는 평균전환방식은 모드 전환시 낮은 주파수 추정 에러값으로 다음 모드에서의 빠른 추적 성능을 가능하게 한다. 본 논문에서 제안하는 알고리즘은 적은 회로 면적과 고속 처리가 가능하도록 설계되어 ASIC 설계에 매우 유용하다. 아울러 본 논문에서는 극성판단 PD를 적용하여 위상 포착 및 추적 성능평가를 수행하고 성좌도(constellation)를 각 모드별로 분석하였다.

• Journal of Power Electronics
• /
• 제18권5호
• /
• pp.1523-1535
• /
• 2018

High-performance Phase-Locked Loops (PLLs) are critical for grid synchronization in grid-tied power electronic applications. In this paper, a new single-phase All Digital Phase-Locked Loop (ADPLL) is proposed. It features fast transient response and good robustness under distorted grid conditions. It is designed for Field Programmable Gate Array (FPGA) implementation. As a result, a high sampling frequency of 1MHz can be obtained. In addition, a new OSG is adopted to track the power frequency, improve the harmonic rejection and remove the dc offset. Unlike previous methods, it avoids extra feedback loop, which results in an enlarged system bandwidth, enhanced stability and improved dynamic performance. In this case, a new parameter optimization method with consideration of loop delay is employed to achieve a fast dynamic response and guarantee accuracy. The Phase Detector (PD) and Voltage Controlled Oscillator (VCO) are realized by a Coordinate Rotation Digital Computer (CORDIC) algorithm and a Direct Digital Synthesis (DDS) block, respectively. The whole PLL system is finally produced on a FPGA. A theoretical analysis and experiments under various distorted grid conditions, including voltage sag, phase jump, frequency step, harmonics distortion, dc offset and combined disturbances, are also presented to verify the fast dynamic response and good robustness of the ADPLL.

• 한국산업보건학회지
• /
• 제16권3호
• /
• pp.222-232
• /
• 2006

Objectives: The objective of this study was to propose the total isocyanate analytical method which involves derivation of 2,4-toluene diisocyanate(2,4-TDI), 2,6-toluene diisocyanate(2,6-TDI), 4,4'-methylenediphenyl diisocyanate(4,4'-MDI) and 1,6-hexamethylene diisocyanate(1,6-HDI) using 2-chlorobenzyl alcohol(2-CBA) or 2,4-dichlorobenzyl alcohol(2,4-DCBA), and analyzing of hydrolysate of the synthesized urethane with the gas chromatography(GC)/flame ionization detector(FID), GC/pulsed discharge ionization detector-electron capture detector(PD-ECD) and GC/mass selective detector(MSD). Methods: Urethanes were synthesized by reacting 2,4-TDI, 2,6-TDI, 4,4'-MDI and 1,6-HDI to 2-CBA or 2,4-DCBA. Urethanes was verified by TLC, HPLC/UVD and GC/MSD. For field application, the most suitable condition that 2-CBA coated in glass fiber filter removed completely and urethanes were not removed was searched. 2-CBA generated from hydrolysis of urethanes according to hydrolysis conditions. Diisocyanates were collected on field air and analyzed. Results: Urethanes which were white and solid phase synthesized by reacting 2,4-TDI, 2,6-TDI, 4,4'-MDI, 1,6-HDI and 2-CBA or 2,4-DCBA. And urethanes were verified by TLC, HPLC/UVD and GC/MSD. The most suitable conditions to remove 2-CBA coated in glass fiber filter were $87^{\circ}C$ and 20 mmHg and urethanes were not removed under same condition. Hydrolysis yields of urethanes were 99 % to 111 %. 2-CBA, the hydrolysate of urethanes was analyzed by GC/FID, GC/PD-ECD and GC/MSD. Conclusions: Simultaneous analysis of 2,4-TDI, 2,6-TDI, 4,4'-MDI and 1,6-HDI deriving with 2-CBA and 2,4-DCBA, along with a total isocyanate analysis, was feasible with GC/FID, GC/PD-ECD and GC/MSD. This result will be a guide of further study on total isocyanate analysis.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.36-42
• /
• 2008

본 논문은 광통신-시리얼 링크를 위한 40Gb/s 클록 및 데이터 복원 회로의 설계를 제안한다. 설계된 본 회로는 다중 위상을 생성하는 LC 탱크 PLL을 이용하여 8개의 샘플링 클록을 생성하고 $2{\times}$ 오버샘플링 구조의 뱅-뱅 위상 검출기를 이용하여 데이터와 클록의 위상을 조정한다. 40Gb/s의 입력 데이터가 샘플링을 거쳐서 1:4 디멀티플렉싱되어 4채널에 10Gb/s 출력으로 복원되는 구조로서 디지털과 아날로그의 전원을 분리하여 설계가 진행되었다. 인덕터를 사용하여 칩면적은 $2.8{\times}2.4mm^2$을 차지하고 전력소모는 약 200mW이다. 0.18um CMOS공정으로 칩 제작후 측정결과 채널당 악 9.5Gb/s 출력이 측정되었다(직렬입력 약 38Gb/s 해당).

• Archives of Pharmacal Research
• /
• 제28권10호
• /
• pp.1190-1195
• /
• 2005

The objective of this study was to develop an assay for mequitazine (MQZ) for the study of the bioavailability of the drug in human subjects. Using one mL of human plasma, the pH of the sample was adjusted and MQZ in the aqueous phase extracted with hexane; the organic layer was then evaporated to dryness, reconstituted and an aliquot introduced to a gas chromatograph/mass spectrometer (GC/MS) system with ion-trap detector. Inter- and intra-day precision of the assay were less than 15.1 and $17.7{\%}$, respectively; Inter- and intra-day accuracy were less than 8.91 and $18.6{\%}$, respectively. The limit of quantification for the current assay was set at 1 ng/mL. To determine whether the current assay is applicable in a pharmacokinetic study for MQZ in human, oral formulation containing 10 mg MQZ was administered to healthy male subjects and blood samples collected. The current assay was able to quantify MQZ levels in most of the samples. The maximum concentration ($C_{max}$ was 8.5 ng/mL, which was obtained at 10.1 h, with mean half-life of approximately 45.5 h. Under the current sampling protocol, the ratio of $AUC_{t{\rightarrow}last}$ to $AUC_{t{\rightarrow}{\infty}}$ was $934{\%}$, indicating that the blood collection time of 216 h is reasonable for MQZ. Therefore, these observations indicate that an assay for MQZ in human plasma is developed by using GC/MS with ion-trap detector and validated for the study of pharmacokinetics of single oral dose of 10 mg MQZ, and that the current study design for the bioavailability study is adequate for the drug.

• 대한전자공학회논문지SD
• /
• 제44권2호
• /
• pp.19-24
• /
• 2007

최근 대용량 데이터 전송이 이루어지면서 하드웨어의 복잡성과 전력, 가격 등의 이유로 인하여 입력데이터와 클럭을 함께 수신 단으로 전송하는 병렬버스 기법보다는 시리얼 링크 기법이 메모리 인터페이스에 많이 사용되고 있다. 시리얼 링크 기법은 병렬버스 기법과는 달리 클럭을 제외한 데이터 정보만을 수신단으로 보내는 방식이다. 클럭 및 데이터 복원 회로(clock and data recovery 혹은 CDR)는 시리얼 링크의 핵심 블록으로, 본 논문에서는 그래픽 DRAM 인터페이스용의 5.4Gb/s half-rate bang-bang 클럭 및 데이터 복원회로를 설계하였다. 이 회로는 half-rate bang-bang 위상검출기, current-mirror 전하펌프, 이차 루프필터, 및 4단의 차동 링타입 VCO로 구성되었다. 위상 검출기의 내부에서 반 주기로 DeMUX된 데이터를 복원할 수 있게 하였고, 전체 회로의 용이한 검증을 위해 MUX를 연결하여, 수신된 데이터가 제대로 복원이 되는지를 확인하였다. 설계한 회로는 66㎚ CMOS 공정파라미터를 기반으로 설계 및 layout하였고, post-layout 시뮬레이션을 위해 5.4Gb/s의 $2^{13}-1$ PRBS 입력데이터를 사용하였다. 실제 PCB 환경의 유사 기생성분을 포함하여 시뮬레이션 한 결과, 10psRMS 클럭 지터 및 $40ps_{p-p}$ 복원된 데이터 지터 특성을 가지고, 1.8V 단일 전원전압으로부터 약 80mW 전력소모를 보인다.