• 한국정보통신학회논문지
• /
• 제20권11호
• /
• pp.2193-2198
• /
• 2016

본 연구에서는 뉴런이 지니는 기능 및 결합구조를 모사하여 $3{\times}3$ 배열의 기능별로 분리시킨 후 디지털회로에서 동작 중 발생할 수 있는 일시적 또는 영구적인 오류 위치를 정확히 찾아내어 복구 시키는 알고리즘을 제안한다. 결합된 세포에서 어느 특정 일부분이 문제가 발생할 경우 그 기능을 다른 세포로 분화되어 동일 기능을 수행하며 오류가 발생한 세포는 주변 세포에 의해 사멸시키는 단계를 거친다. 이런 세포가 지니는 기능 및 구조를 디지털 회로내부에 기능 블록구조로 설계하여 알고리즘을 제안하였다. 본 연구에서 고려한 1번 블록의 4번 모듈이 오류가 발생했을 경우가로 방향에 대한 전체 모듈번호에 대한 합, 세로 방향에 대한 전체 모듈 번호 합, 대각선 방향에 대한 전체 모듈 번호의 합을 이용하여 쉽게 그 위치를 찾을 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1993년도 하계학술대회 논문집 A
• /
• pp.254-257
• /
• 1993

This paper presents a new method to implement Hebbian learning method on artificial neural network. In hebbian learning algorithm, complexity in terms of multiplications is high. To save the chip area, we consider a new learning circuit. By calculating similarity, or correlation between $X_i$ and $O_i$, large portion of circuits commonly used in conventional neural networks is not necessary for this new hebbian learning circuit named COR. The output signals of COR is applied to weight storage capacitors for direct control the voltages of the capacitors. The weighted sum, ${\Sigma}W_{ij}O_j$, is realized by multipliers, whose output currents are summed up in one line which goes to learning circuit or output circuit. The drain current of the multiplier can produce positive or negative synaptic weights. The pass transistor selects eight learning mode or recall mode. The layout of an learnable six-neuron fully connected Hopfield neural network is designed, and is simulated using PSPICE. The network memorizes, and retrieves the patterns correctly under the existence of minor noises.

• 대한전자공학회논문지SD
• /
• 제38권8호
• /
• pp.1-12
• /
• 2001

본 연구에서는 MFSFET (Metal-Ferroelectric-Semiconductor FET) 소자의 모델링을 바탕으로 adaptive learning 회로를 설계하고, 그 수치적인 결과를 분석하였다. Adaptive learning 회로에서 출력주파수는 MFSFET 소자의 소스-드레인 저항과 캐패시턴스에 반비례하는 특성을 보여주었다. Short pulse 수에 따른 포화드레인 전류곡선은 강유전체의 분극반전 특성과 유사함을 확인할 수 있었고, 이는 강유전체 분극이 MFSFET 소자의 드레인 전류조절에 핵심적인 요소로 작용한다는 사실을 의미한다. 다음으로 MFSFET 소자의 드레인 전류조절에 핵심적인 요소로 작용한다는 사실을 의미한다. 다음으로 MFSFET 소자의 소스-드레인 저항으로부터 dimensionality factor 와 adaptive learning 회로의 펄스 수에 따른 출력주파수 변화를 분석하였다. 이 특성으로부터, adaptive learning 회로의 주파수변조 특성 즉, 입력펄스의 진행에 따라 출력펄스의 점진적인 주파수 변화를 의미하는 adaptive learning 특성을 명화하게 확인할 수 있었고, 뉴럴 네트워크에서 본 회로가 뉴런의 시넵스 부분에 효과적으로 사용될 수 있음을 입증하였다.

• 대한전자공학회논문지SD
• /
• 제40권10호
• /
• pp.52-62
• /
• 2003

본 논문에서는 3치 논리 게이트, 3치 D 플립플롭과 3치 4-디지트 병렬 입력/출력 레지스터를 제안하였다. 3치 논리 게이트는 n 채널 패스 트랜지스터와 뉴런 MOS(νMOS) 임계 인버터로 구성된다. 3치 논리 게이트들은 다양한 임계 전압을 갖는 다운 리터럴 회로를 사용하였고 전송함수를 바탕으로 설계되었다. 뉴런 MOS 트랜지스터는 다치 논리 구현에 가장 적합한 게이트이고 다양한 레벨의 입력 신호를 갖는다. 3치 D 플립 플롭과 3치 레지스터는 3치 데이터를 임시로 저장할 수 있는 저장 장치로 사용할 수 있다. 본 논문에서는 3.3V의 전원 전압을 사용하였고 0.35um 공정 파라미터를 이용하여 모의 실험을 통해 그 결과를 HSPICE로 검증하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권2호
• /
• pp.210-215
• /
• 2017

We have developed the neuromorphic system that can work with the four-terminal Si-based synaptic devices and verified the operation of the system using simulation tool and printed-circuit-board (PCB). The symmetrical current mirrors connected to the n-channel and p-channel synaptic devices constitute the synaptic integration part to express the excitation and the inhibition mechanism of neurons, respectively. The number and the weight of the synaptic devices affect the amount of the current reproduced from the current mirror. The double-stage inverters controlling delay time and the NMOS with large threshold voltage ($V_T$) constitute the action-potential generation part. The generated action-potential is transmitted to next neuron and simultaneously returned to the back gate of the synaptic device for changing its weight based on spike-timing-dependent-plasticity (STDP).

• 한국정보통신학회논문지
• /
• 제12권3호
• /
• pp.534-540
• /
• 2008

본 연구에서는 MFSFET (Metal-Ferroelectric-Semiconductor FET) 소자의 모델링을 바탕으로 적응형 학습회로를 설계하고, 그 수치적인 결과를 분석하였다. 적응형 학습회로에서 출력주파수는 MFSFET 소자의 소스-드레인 저항과 캐패시턴스에 반비례하는 특성을 보여주었다. Short pulse 수에 따른 포화드레인 전류곡선은 강유전체의 분극반전 특성과 유사함을 확인할 수 있었고, 이는 강유전체 분극이 MFSFET 소자의 드레인 전류조절에 핵심적인 요소로 작용한다는 사실을 의미한다. 다음으로 MFSFET 소자의 소스-드레인 저항으로부터 dimensionality factor와 적응형 학습회로의 펄스 수에 따른 출력주파수 변화를 분석하였다. 이 특성으로부터 입력펄스의 진행에 따라 출력펄스의 점진적인 주파수 변화를 의미하는 적응형 학습 특성을 명확하게 확인할 수 있었고, 미래 뉴럴 네트워크에서 본 회로가 뉴런의 시넵스 부분에 효과적으로 사용될 수 있음을 입증하였다.

• 한국컴퓨터정보학회논문지
• /
• 제12권3호
• /
• pp.37-50
• /
• 2007

본 논문에서는 캐리전파가 없어 고속연산이 가능한 잉여 수 체계(Residue Number System)를 이용하여 생산자동화 시스템에서 실시간 물체인식을 위한 고속의 디지털 뉴런 프로세서를 제안하고 이를 구현하기 위한 중요연산부인 PE를 설계 및 구현하였다. 설계된 디지털 뉴런프로세서는 잉여수계를 이용한 MAC(Multiplier and Accumulator)연산기와 혼합계수 변환을 이용한 시그모이드 함수 연산부로 구성된다. 설계된 회로는 C언어 및 VHDL로 기술하였고 Compass툴로 합성하였으며 LG $0.8{\mu}m$ CMOS공정으로 설계되었다. 실험결과 본 논문에서 설계 및 구현한 디지털 뉴런프로세서는 기존 방식의 잉여수계를 이용한 연산기 및 실수연산기로 구현한 뉴런프로세서에 비하여 3배 이상의 연산속도와 약 50%정도 하드웨어 크기를 줄일 수 있었다. 본 논문에서 설계 및 구현한 디지털 뉴런프로세서는 실시간 처리를 요하는 생산자동화 시스템의 물체인식 시스템에 적용될 수 있을 것으로 기대된다.

• 정보교육학회논문지
• /
• 제24권6호
• /
• pp.539-550
• /
• 2020

이 연구는 뇌과학과 교육을 접목하는 교육신경학의 관점에 기초한 연구이다. 이 관점에 기초하여 디지털 학습자료 활용의 뇌과학적 근거를 확인함과 아울러 교육적 시사점을 도출하는 것을 연구의 목적으로 하였다. 이 연구에서 얻어진 결과를 결론으로 제시하면, 다음과 같다. 첫째, 디지털 학습자료를 통한 다양한 감각 자극은 다중감각신경, 상구 심층부 등을 거치며 협동적 정보처리를 가능하게 한다. 둘째, 디지털 학습자료로 인한 간접경험은 거울신경계를 거쳐 학습 내용을 생생하게 이해하도록 도와준다. 셋째, 디지털 학습자료들이 일으킨 긍정적인 감정은 도파민, 망상활성체계, 전두 선조체, 대뇌 피질 등의 기능을 활성화시켜 준다. 이 연구의 결과를 통해 제시되는 교육적 시사점은 다음과 같다. 첫째, 교사는 디지털 학습자료를 선정할 때 표현 양식, 학습 내용, 수업의 흐름 및 역기능 측면까지 고려해야 한다. 둘째, 수업 장면에 따라 다양한 디지털 학습자료를 호기심과 즐거움의 유발, 흥미와 노력의 유지, 학습한 내용에 대한 복습의 목적으로 사용하는 것은 수업 효과를 위해 바람직하다.

• 전자공학회논문지SC
• /
• 제40권3호
• /
• pp.152-162
• /
• 2003

본 논문에서는 전압모드를 기초로 한 2진-4치 상호 변환기와 논리 게이트의 기본 소자라고 할 수 있는 4치 인버터회로를 설계하였다. 2진-4치 변환기는 2비트의 2진 신호를 입력으로 하여 1디지트의 4치 신호를 출력하는 회로이고 4치-2진 변환기는 1디지트의 4치 신호를 받아들여 2비트의 2진 신호를 출력하는 회로이며 Down-literal Circuit(DLC)블록과 2진 조합회로(CLC : Combinational Logic Circuit)블록으로 구성된다. 4치 인버터회로를 구현함에 있어서는 기준전압 생성 및 제어신호 생성을 모두 DLC를 사용하고 스위치 부분만을 일반 MOS로 사용하여 설계하였다. 설계된 회로들은 +3V 단일 공급 전원에서 0.35㎛ N-well doubly-poly four-metal CMOS technology의 파라미터를 사용한 Hspice를 이용하여 모의 실험을 하였다. 모의 실험 결과는 샘플링 레이트가 250MHz, 소비 전력은 0.6mW, 출력은 0.1V이내의 범위에서 전압레벨을 유지하는 결과를 보였다.

• 한국CDE학회논문집
• /
• 제2권1호
• /
• pp.1-10
• /
• 1997

Finding the optimum route of ship's pipes is complicated and time-consuming process. Experience of designers is the main tool in this process. To reduce design man-hours and human errors a design expert system shell and a geometric modeler is used to automate the design process. In this paper, a framework of the intelligent CAD system for pipe auto-routing is suggested, which consists of general-purpose expert system shell and a geometric modeler. The design expert system and the geometric modeling kernel have been integrated. The CADDS5 of Computervision is used as the overall CAD environment. The Nexpert Object of Neuron Data is used as the expert system shell. The CADDS5 ISSM is used as the interface that creates and modifies geometric models of pipes. Existing algorithms for the routing problem have been analyzed. Most of them are to solve the 2-D circuit routing problems. Ship piping system, specially within the engine room, is a complicated, large scale 3-D routing problem. Methods of expert system have been used to find the route of ship pipes on the main deck.