• 대한기계학회논문집
• /
• 제15권2호
• /
• pp.544-556
• /
• 1991

The optimization of many engineering design problems requires a nonlinear programming algorithm that is robust and efficient. A general-purpose nonlinear optimization program IDOL (Interactive Design Optimization Library) is developed based on the Augmented Lagrange Mulitiplier (ALM) method. The ideas of selecting a good initial design point, using resonable initial values for Lagrange multipliers, constraints scaling, descent vector restarting, and dynamic stopping criterion are employed for computational enhancement to the ALM method. A descent vector is determined by using the Broydon-Fletcher-Goldfarb-Shanno (BFGS) method. For line search, the Incremental-Search method is first used to find bounds on the solution, then the bounds are reduced by the Golden Section method, and finally a cubic polynomial approximation technique is applied to locate the next design point. Seven typical test problems are solved to show IDOL efficient and robust.

• 정보보호학회논문지
• /
• 제11권5호
• /
• pp.17-30
• /
• 2001

본 논문에서는 타원곡선 암호시스템에 필요한 스칼라 곱셈기를 $GF(2^{163})$의 standard basis상에서 구현하였다. 스칼라 곱셈기는 래딕스-16 유한체 직렬 곱셈기와 유한체 역수기로 구성되어 있다. 스칼라 곱셈을 계산하기 위해서는 유한체 곱셈, 덧셈과 역수의 계산이 필요하지만, 기존의 스칼라 곱셈기는 이러한 스칼라 곱셈을 유한체 곱셈기만으로 계산하였으므로 역수를 계산하는데 많은 시간을 소모하였다. 따라서, 본 논문의 중요한 특징은 가장 많은 연산시간을 필요로 하는 역수 연산을 빠르게 계산하기 위해 유한체 역수기를 추가 사용한 것이다. 유한체 역수기는 기존의 많은 구현 사례 중 두 번의 곱셈 시간이 소요되는 확장 유클리드 알고리즘(Extended Euclid Algorithm)을 이용하였다. 본 논문에서 구현한 유한필드 곱셈기와 역수기는 하드웨어 구조가 규칙적이어서 확장성이 용이하고, 파이프라인 구조와 하드웨어 리소스의 재활용을 이용해 계산과정에서 100%의 효율(throughput)을 발휘할 수 있는 구조를 가지고 있다. 스칼라 곱셈기는 현대전자 0.6$\mu\textrm{m}$ CMOS 공정 라이브러리인 IDEC-C631을 이용하여 예측한 결과 최대 140MHz까지 동작이 가능하며, 이때 데이터 처리속도는 64Kbps로 163bit 프레임당 2.53ms 걸린다. 이러한 성능의 스칼라 곱셈기는 전자서명(Digital Signature), 암호화 및 복호화(encryption & decryption) 그리고 키 교환(key exchange)등에 효율적으로 사용될 수 있을 것으로 여겨진다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.899-902
• /
• 1999

In this paper, we designed a equalizer that moved the multipath of channel in 8-VSB transmission receiver. After doing the initial equalization with "LMS(Least Mean Square)"aigorithm. this equalizer used "Stop-and-Go" algorithm. Because of estimating SER(Symbol to Error Ratio) every a training sequence, this can positively cope with transformation of channel and because of using fast clock than symbol-clock(10.76 MHz), we are able to reduce a multiplier.

• 소음진동
• /
• 제6권6호
• /
• pp.771-779
• /
• 1996

In this paper, double Fourier sine series is used as a modal displacement functions of a rectangular plate and applied to the free vibration analysis of a rectangular plate under various boundary conditions. The method of stationary potential energy is used to obtain the modal displacements of a plate. To enhance the flexibility of the double Fourier sine series, Lagrangian multipliers are utilized to match the geometric boundary conditions, and Stokes' transformation is used to handle the displacements that are not satisfied by the double Fourier sine series. The frequency parameters and mode shapes obtained by the present method are compared with those obtained by MSC/NASTRAN and other analysis.

• 정보보호학회논문지
• /
• 제18권1호
• /
• pp.41-47
• /
• 2008

본 논문에서는 유한 필드 GF($2^m$)상에서 모듈러 곱셈과 제곱을 동시에 수행하는 새로운 디지트 단위 LSB-우선 시스톨릭 구조를 제안한다. 디지트의 크기를 L이라고 할 경우, $L{\times}L$ 크기의 디지트 구조로 유도하기 위하여 기존의 곱셈과 제곱을 동시에 수행하는 알고리즘을 사용하고, 그 알고리즘에서 유도된 구조의 각 셀을 분리하고 인덱스 변환시킨 후 병합하는 방법을 사용한다. 본 논문에서 제안된 구조는 암호 프로세서를 위한 기본 구조로 이용될 수 있고, 단순성, 규칙성, 병렬성으로 인해 VLSI 구현에 적합하다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1992년도 하계학술대회 논문집 A
• /
• pp.245-247
• /
• 1992

We utilize as a processor TMS320C25 (Texas Instrument) in making a driver for a 4 pole PM synchronous servo motor. TMS320C25 has a 32bit ALU and a 16 bit hardware multiplier, and the maximum instruction execution rate is 10MIPS at 40MHz. We adopted a space vector modulation PWM method. An interesting point of this work is that PWM wave is generated by utilizing timer interrupts. Hence, in the rest of time the processor can take care of the other routine such as Park's coordinate transformation and the computation required in the feedback loops. Thus, it mates the hardware circuit very simple. Due to the decrease in the number of components, the motor drive system becomes more fault-tolerant and cost-optimized. Also, more flexibility is gained in changing the control parameters.

• 대한기계학회논문집
• /
• 제18권1호
• /
• pp.12-23
• /
• 1994

This paper proposes an optimal design software for the open-chain dynamic systems whose governing equations are expressed as differential equation. In this software, an input module and an automatic creation module of the equation of motion are developed to contrive the user's convenience. To analyze the equation of motion of the dynamic systems, variable-order and variable-stepsize Adams-Bashforth-Moulton predictor-corrector method is used to improve the efficiency. For the optimization and the design sensitivity analysis, ALM(augmented lagrange multiplier)method and adjoint variable method are adopted respectively. An output module with which the user can compare and investigate the analysis and the optimization results through tables and graphs is also provided. The developed software is applied to three typical dynamic response optimization problems, and the results compare very well with those available in the literature, demonstrating its effectiveness.

• 한국ITS학회 논문지
• /
• 제22권1호
• /
• pp.52-64
• /
• 2023

차내 혼잡은 대중교통 이용자들의 통행의 질과 관련된 주제라고 할 수 있다. 차량의 제한된 용량과 배차간격 등의 이유로 주로 이용수요가 많은 교통수단 및 운영노선에서 차내 혼잡이 발생되며 이는 실제로 이용자들이 경험하는 통행시간의 가치에 차이를 유발시킨다. 본 연구에서는 오후 첨두시 분석노선 광역버스를 이용하는 개별 통행자의 스마트카드 자료 정보를 기반으로 차내 혼잡에 따른 개별 통행자의 시간가치를 추정하였다. 특히, 차내 혼잡이 개별 통행자가 느끼는 시간가치에 미치는 영향의 크기와 그 형태에 대해서 정교하게 분석하기 위해 Box-Cox transformation로 변환한 변수를 포함하여 모형을 구축하였다. 추정 결과에서 도출된 혼잡승수를 이용하여 2층 버스 도입 시 차내 혼잡 감소에 따른 편익을 산정하였으며 이를 통해 본 연구에서 제시하고 있는 추정 결과의 유의미성과 적용방안에 대해 논의하였다.

• ETRI Journal
• /
• 제30권6호
• /
• pp.826-832
• /
• 2008

The metal-ferroelectric-metal (MFM) capacitor in the ferroelectric random access memory (FeRAM) embedded RFID chip is used in both the memory cell region and the peripheral analog and digital circuit area for capacitance parameter control. The capacitance value of the MFM capacitor is about 30 times larger than that of conventional capacitors, such as the poly-insulator-poly (PIP) capacitor and the metal-insulator-metal (MIM) capacitor. An MFM capacitor directly stacked over the analog and memory circuit region can share the layout area with the circuit region; thus, the chip size can be reduced by about 60%. The energy transformation efficiency using the MFM scheme is higher than that of the PIP scheme in RFID chips. The radio frequency operational signal properties using circuits with MFM capacitors are almost the same as or better than with PIP, MIM, and MOS capacitors. For the default value specification requirement, the default set cell is designed with an additional dummy cell.

• 대한기계학회논문집
• /
• 제17권5호
• /
• pp.1138-1149
• /
• 1993

본 연구에서는 임의 형태의 경계조건을 갖는 부분구조 모드를 이용하여 구조물의 고유치해석을 수행할 수 있는 새로운 혼합경계합성법을 제시한다. 각 부분 구조의 모드특성으로는 기존의 고정, 자유, 그리고 하중경계모드가 모두 사용될 수 있으며 고정 및 하중경계모드를 사용한 경우에는 두번의 연속적인 모드변환식이 사용 된다. 부분구조간의 연결부에서 정의되는 경계자유도만을 이용하여 고유치해석을 수행하며 고유치해석의 최종적인 특성방정식은 경계자유도의 갯수와 같은 연립방정식 에서 비롯되는 다항식이 된다. 제시한 방법은 유한요소법 뿐만 아니라 실험적 모드 해석을 통해 모형화된 부분구조를 쉽게 고려할 수 있는 장점이 있다. 제시한 방법을 간단한 집중질량계에 적용하여 부분구조모드의 특성과 수렴성 및 최적의 부분구조 모 드의 조합이 존재함을 보인다.