• 대한수학회지
• /
• 제51권1호
• /
• pp.55-65
• /
• 2014

A graph G is called a fractional (g, f, n)-critical graph if any n vertices are removed from G, then the resulting graph admits a fractional (g, f)-factor. In this paper, we determine the new toughness condition for fractional (g, f, n)-critical graphs. It is proved that G is fractional (g, f, n)-critical if $t(G){\geq}\frac{b^2-1+bn}{a}$. This bound is sharp in some sense. Furthermore, the best toughness condition for fractional (a, b, n)-critical graphs is given.

• Journal of applied mathematics & informatics
• /
• 제25권1_2호
• /
• pp.283-291
• /
• 2007

A simple graph G is said to be fractional n-factor-critical if after deleting any n vertices the remaining subgraph still has a fractional perfect matching. For fractional n-factor-criticality, in this paper, one necessary and sufficient condition, and three sufficient conditions related to maximum matching, complete closure are given.

• 한국정보통신학회논문지
• /
• 제15권11호
• /
• pp.2444-2450
• /
• 2011

본 논문에서는 다중 위상주파수검출기를 사용하여 fractional 스퍼를 줄이는 주파수 합성기를 제안하였다. 기존의 fractional-N 위상고정루프에서 발생하는 스퍼를 줄여주는 구조의 위상주파수 검출기를 사용하여 fractional-N 위상고정루프에서 fractional 스퍼를 억제할 수 있는 주파수 합성기를 설계하였다. 제안된 구조는 두 가지의 에지 검출 방식을 갖는 새로운 구조의 위상주파수검출기를 사용하여 위상주파수검출기의 출력 신호의 최대 폭을 제한하여 fractional 스퍼의 크기를 줄이도록 하였다. 제안된 주파수 합성기는 $0.35{\mu}m$ CMOS 공정 파라미터들을 사용하여 HSPICE로 시뮬레이션 하였다. 시뮬레이션의 결과는 제안된 형태의 주파수 합성기는 빠른 위상고정시간을 가지고 fractional 스퍼를 감소시킬 수 있음을 보여준다.

• 한국정보통신학회논문지
• /
• 제16권12호
• /
• pp.2716-2724
• /
• 2012

본 논문에서는 기존의 fractional-N 위상고정루프의 가장 큰 문제점인 fractional 스퍼를 억제하기 위해 위상차-전압 변환기(Phase Difference-to-Voltage Converter : PDVC)를 도입하였다. PDVC는 위상주파수 검출기 출력 신호의 위상차에 따라 전하펌프의 전류량을 조절한다. 제안한 구조는 위상 주파수 검출기(phase frequency detector) 신호들의 위상차가 커지면 전하펌프(charge pump) 전류를 감소시켜 fractional 스퍼를 줄일 수 있는 구조이다. 회로는 1.8V $0.18{\mu}m$ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하고 회로의 동작을 검증하였다.

• 한국정보통신학회논문지
• /
• 제11권8호
• /
• pp.1558-1563
• /
• 2007

논문은 fractional-N 방식의 주파수 합성기(PLL)를 낮은 차수의 ${\Delta}{\Sigma}$변조기로 더욱 높은 성능의 PLL로 설계하기 위하여 대역폭 가변 방식의 PLL과 ${\Delta}{\Sigma}$방식의 fractional-N PLL의 구조를 합성한 새로운 방식의 PLL을 제안한다. Matla으로 대역폭 가변을 이용한 ${\Delta}{\Sigma}$방식의 fractional-N PLL의 시뮬레이션을 수행하여 제안된 구조의 특성을 관찰하였다. 본 논문의 대역폭 가변 PLL은 HSPICE 0.35um CMOS 공정을 이용하여 시뮬레이션 하였고, 그 결과 제안된 PLL은 빠른 록이 가능하고 fractional spur를 20dB 정도 낮출 수 있었다.

• Journal of applied mathematics & informatics
• /
• 제34권5_6호
• /
• pp.435-441
• /
• 2016

Let G be a graph, and let g, f be two nonnegative integer-valued functions defined on V (G) with g(x) ≤ f(x) for each x ∈ V (G). A graph G is called a fractional (g, f, n)-critical graph if after deleting any n vertices of G the remaining graph of G admits a fractional (g, f)-factor. In this paper, we obtain a binding number condition for a graph to be a fractional (g, f, n)-critical graph, which is an extension of Zhou and Shen's previous result (S. Zhou, Q. Shen, On fractional (f, n)-critical graphs, Inform. Process. Lett. 109(2009)811-815). Furthermore, it is shown that the lower bound on the binding number condition is sharp.

• 충청수학회지
• /
• 제25권3호
• /
• pp.527-529
• /
• 2012

It is proved that the fractional Sobolev spaces $W^s_p(\mathbb{R}^n)$ 0 < $s$ < $n$, are compactly embedded into Lebesgue spaces $L^q(\Omega)$ for some bounded set $\Omega$­.

• 충청수학회지
• /
• 제25권2호
• /
• pp.149-157
• /
• 2012

By means of fractional calculus techniques, we find explicit solutions of confluent hypergeometric equations. We use the N-fractional calculus operator $N^{\mu}$ method to derive the solutions of these equations.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권2호
• /
• pp.170-183
• /
• 2013

This paper gives an overview of fractional-N phase-locked loops (PLLs) with practical design perspectives focusing on a ${\Delta}{\Sigma}$ modulation technique and a finite-impulse response (FIR) filtering method. Spur generation and nonlinearity issues in the ${\Delta}{\Sigma}$ fractional-N PLLs are discussed with simulation and hardware results. High-order ${\Delta}{\Sigma}$ modulation with FIR-embedded filtering is considered for low noise frequency generation. Also, various architectures of finite-modulo fractional-N PLLs are reviewed for alternative low cost design, and the FIR filtering technique is shown to be useful for spur reduction in the finite-modulo fractional-N PLL design.

• Korean Journal of Mathematics
• /
• 제27권2호
• /
• pp.357-374
• /
• 2019

In this paper, first we obtain some inequalities of Hadamard type for (h - m)-convex functions via Caputo k-fractional derivatives. Secondly, two integral identities including the (n + 1) and (n+ 2) order derivatives of a given function via Caputo k-fractional derivatives have been established. Using these identities estimations of Hadamard type integral inequalities for the Caputo k-fractional derivatives have been proved.