• 전기전자학회논문지
• /
• 제24권1호
• /
• pp.208-215
• /
• 2020

본 연구에서는 LVDC 배전용 출력 380V DC-DC 컨버터를 3가지 유형으로 설계하였고, 시뮬레이션을 통해 3가지 유형의 DC-DC 컨버터의 전압과 전류 특성을 비교 분석하였다. 전력용 MOSFET와 2개의 전류억제용 IGBT를 병렬구조로 적용하여 컨버터를 구성한 경우, 출력 전압이 DC 380V로 안정화 된 시간이 9ms로 비교적 짧았으며, 출력 측 전류 변화 폭도 44.8~50.2A로 IGBT를 적용하지 않았을 경우(68~83A) 보다 훨씬 변화 폭도 작고 전류억제 효과도 더 뛰어남을 알 수 있었다. 이러한 결과는 제안한 LVDC 배전용 DC-DC 컨버터가 스마트 그리드 구축에 적용 가능성이 있음을 시사한다.

• 한국재료학회지
• /
• 제19권1호
• /
• pp.37-43
• /
• 2009

Silicon dioxide as gate dielectrics was grown at $400^{\circ}C$ on a polycrystalline Si substrate by inductively coupled plasma oxidation using a mixture of $O_2$ and $N_2O$ to improve the performance of polycrystalline Si thin film transistors. In conventional high-temperature $N_2O$ annealing, nitrogen can be supplied to the $Si/SiO_2$ interface because a NO molecule can diffuse through the oxide. However, it was found that nitrogen cannot be supplied to the Si/$SiO_2$ interface by plasma oxidation as the $N_2O$ molecule is broken in the plasma and because a dense Si-N bond is formed at the $SiO_2$ surface, preventing further diffusion of nitrogen into the oxide. Nitrogen was added to the $Si/SiO_2$ interface by the plasma oxidation of mixtures of $O_2/N_2O$ gas, leading to an enhancement of the field effect mobility of polycrystalline Si TFTs due to the reduction in the number of trap densities at the interface and at the Si grain boundaries due to nitrogen passivation.

• 융합정보논문지
• /
• 제11권7호
• /
• pp.104-110
• /
• 2021

본 핀 채널 전계 효과 트랜지스터에서 낮은 소스/드레인 직렬 저항을 위한 새로운 선택적 산화 방식을 제안하였다. 이 방법을 이용하면, gate-all-around 구조와 점진적으로 증가되는 형태의 소스/드레인 확장영역을 갖는 핀 채널 MOSFET를 얻을 수 있다. 제안된 트랜지스터는 비교 소자에 비해 70% 이상의 소스/드레인 직렬 저항의 감소를 얻을 수 있다. 또한, 제안된 소자는 단채널 효과를 억제하면서도 높은 구동 전류와 전달컨덕턴스 특징을 보인다. 제작된 소자의 포화전류, 최대 선형 전달컨덕턴스, 최대 포화 전달컨덕턴스, subthreshold swing, 및 DIBL은 각각 305 ㎂/㎛, 0.33 V, 13.5 𝜇S, 76.4 𝜇S, 78 mV/dec, 62 mV/V의 값을 갖는다.

• Composites Research
• /
• 제36권5호
• /
• pp.342-348
• /
• 2023

최근 웨어러블 소자를 이용한 신체와 주변 온도의 실시간 모니터링에 대한 수요가 급격히 증가하고 있다. 그래핀 기반 써미스터가 고성능 유연 온도 센서로 개발되어 왔다. 본 연구에서는 단일층 그래핀의 온도 측정 성능을 개선하기 위하여 표면에 polyethylenimine(PEI)를 코팅하여 저항 온도 계수(TCR)를 조절하였다. 화학기상증착법(CVD)에 의해 합성한 단일층 그래핀은 습식 전사 공정을 통해 원하는 기판에 전사되었다. PEI에 의한 계면 도핑을 유도하기 위하여, 소수성의 그래핀 표면을 산소 플라즈마 처리를 통해 결함을 최소화하면서 친수성으로 제어하였다. PEI 도핑 효과를 전계효과트랜지스터(FET)를 이용하여 확인하였다. PEI 도핑에 의해서 CVD 그래핀의 TCR 값이 30~50℃의 온도 범위에서 -0.49(±0.03)%/K로 향상된 것을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.133-133
• /
• 2008

Recently, as the down-scailing of field-effect transistor devices continues, Schottky-barrier field-effect transistors (SB-FETs) have attracted much attention as an alternative to conventional MOSFETs. SB-FETs have advantages over conventional devices, such as low parasitic source/drain resistance due to their metallic characteristics, low temperature processing for source/drain formation and physical scalability to the sub-10nm regime. The good scalability of SB-FETs is due to their metallic characteristics of source/drain, which leads to the low resistance and the atomically abrupt junctions at metal (silicide)-silicon interface. Nevertheless, some reports show that SB-FETs suffer from short channel effect (SCE) that would cause severe problems in the sub 20nm regime.[Ouyang et al. IEEE Trans. Electron Devices 53, 8, 1732 (2007)] Because source/drain barriers induce a depletion region, it is possible that the barriers are overlapped in short channel SB-FETs. In order to analyze the SCE of SB-FETs, we carried out systematic studies on the Schottky barrier overlapping in short channel SB-FETs using a SILVACO ATLAS numerical simulator. We have investigated the variation of surface channel band profiles depending on the doping, barrier height and the effective channel length using 2D simulation. Because the source/drain depletion regions start to be overlapped each other in the condition of the $L_{ch}$~80nm with $N_D{\sim}1\times10^{18}cm^{-3}$ and $\phi_{Bn}$ $\approx$ 0.6eV, the band profile varies as the decrease of effective channel length $L_{ch}$. With the $L_{ch}$~80nm as a starting point, the built-in potential of source/drain schottky contacts gradually decreases as the decrease of $L_{ch}$, then the conduction and valence band edges are consequently flattened at $L_{ch}$~5nm. These results may allow us to understand the performance related interdependent parameters in nanoscale SB-FETs such as channel length, the barrier height and channel doping.

• 새물리
• /
• 제68권11호
• /
• pp.1192-1195
• /
• 2018

본 연구는 각각 다른 증착 속도로 제작된 유기 박막 트랜지스터(organic thin film transistor, OTFT)의 전하 이동도와 문턱 전압을 측정하여 전기적 성질을 분석했다. OTFT의 활성층으로, 펜타센 (pentacene)을 $0.05{\AA}/s{\sim}1.14{\AA}/s$의 증착 속도에 따라 50 nm의 두께로 진공 열 증착했다. 드레인-소스 전극은 금 (Au)을 50 nm의 두께로 증착했다. 펜타센 증착 속도가 $0.05{\AA}/s$일 때 전하 이동도는 $1.9{\times}10^{-1}cm^2/V{\cdot}s$였고, 증착 속도가 $0.4{\AA}/s$로 증가함에 따라 전하 이동도는 $5.2{\times}10^{-1}cm^2/V{\cdot}s$로 증가했으며, 증착 속도가 $1.14{\AA}/s$로 증가함에 따라 전하 이동도는 $6.5{\times}10^{-1}cm^2/V{\cdot}s$로 감소했다. 따라서, 펜타센기반의 OTFT의 전하 이동도는 열 증착 속도에 의존함을 관측하였다.

• 대한방사선치료학회지
• /
• 제27권2호
• /
• pp.107-113
• /
• 2015

목 적 : 유방암 치료에 있어 피부선량의 측정은 매우 중요하다. 치료계획시에는 처방선량에 비해 초과선량이나 부족선량이 생길 수 있으므로 이에 대한 유방암의 여러 가지 치료계획간 피부선량 평가가 필요하다. 이에 대해 본원에서는 다양한 선량계를 이용하여 선량을 분석하여 유방암치료에 적용하고자 한다. 대상 및 방법 : 유방암은 기본적으로 접선방향 치료계획 시 일어나는 skin dose(Drain site, Scar)의 선량차이를 알아보기 위하여 인체모형팬텀을 이용하였다. 인체모형팬텀을 전산화단층촬영하고 전산화치료계획에서 open과 쐐기필터(Wedge filter)를 이용한 치료계획, Field-in-Field를 이용한 치료계획, 그리고 Dose fluence를 이용한 Irregular compensation 치료계획을 세우고 컴퓨터치료계획 프로그램(Eclipse)으로 선량관심점과 측정점의 선량을 비교하였다. 치료실에서 인체모형팬텀을 위치시키고 선량비교를 위하여 각 치료계획 측정점에 열형광선량계(themoluminesence dosimeter, TLD)와 MOSFET(Metal oxide-silicon field effect transistor)을 이용하여 선량을 측정하여 비교평가 하였다. 결 과 : 피부선량은 치료계획 중심점을 기준으로 위와 아래는 Dose fluence를 이용한 Irregular compensation 치료계획 사용 시 MOSFET을 이용한 선량측정에서 가장 많은 선량이 들어가는 것으로 나타났다. 내측과 외측의 측정선량은 open과 쐐기필터 치료계획에서 TLD와 MOSFET을 이용하여 측정시 5.7%에서 10.3%까지 낮게 나타났다. 반대쪽 유방의 선량은 open 치료계획이 가장 적었고, Dose fluence를 이용한 Irregular compensation 치료계획을 사용 시 가장 많은 선량이 측정되었다. 치료종별 치료계획상에서는 내측과 외측의 선량편차가 가장 컸으며, TLD와 MOSFET 측정시에도 같은 경향을 보였다. 외측은 TLD, 내측은 MOSFET이 가장 편차가 컸다. 결 론 : 치료계획에 따른 피부선량은 전반적으로 Dose fluence를 이용한 Irregular compensation의 치료계획을 사용 시 가장 많이 들어가는 것으로 나타났으며, 이는 많은 MLC의 움직임에 의한 산란선 영향으로 생각된다. 모든 치료계획에서 피부의 위치에 따라 약간의 차이는 있으나 부족선량이 생기는 부분에서는 내측의 내유임파절(Intramammary lymph nodes)선량이나 Scar, Drain site등에서 세심한 주의가 필요하다. 부족선량을 높이기위해서는 Dose fluence를 이용한 Irregular compensation의 치료계획을 사용하는 것이 좋겠으나, 전체적인 선량을 높이기보다는 선택적인 범위내에서 선량을 높이게 되므로 환자의 연령이나 움짐임 등을 고려하여 치료기술을 선택하는 것이 바람직할 것으로 사료된다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.679-682
• /
• 2005

Negative-differential conductance (NDC) characteristics as well as negative-differential trans-conductance (NDT) characteristics have been observed in the room temperature I-V characteristics of Field-induced Inter-band Tunneling Effect Transistors (FITETs). These characteristics have been explained with inter-band tunneling physics, from which, inter-band tunneling current flows when the energy bands of degenerately doped regions align, and it does not flow when they don't. FITET is an SOI device and the body region is not directly connected to the external terminal. Therefore, Fermi energy in the body region is determined by electrical coupling among four regions - gate, source, drain and substrate. So, a quasi Fermi energy of the majority carriers in the floating body region can be changed by external voltages, and this causes the energy band movements in the body region, which determine whether the energy bands between degenerately doped junctions aligns or not. This is a key point for an explanation of NDT and NDC characteristics. In this paper, a quasi Fermi energy movement in the floating body region of FITET was investigated by a device simulation. This result was applied for the description of relation between quasi Fermi energy in the body region and external gate bias voltage.

• 한국정보전자통신기술학회논문지
• /
• 제8권1호
• /
• pp.37-44
• /
• 2015

본 논문에서 전계효과 트랜지스터 (field effect transistor; FET) 제작을 위한 표면 프로그램된 aminopropylethoxysilane(APTES)와 1-octadecyltrichlorosilane(OTS) 패턴을 이용하여 단일벽 탄소 나노튜브(single-walled carbon nanotube; SWCNT)를 실리콘 기판 위에 선택적으로 흡착시키는 공정방법을 제안하였다. 양성 표면 분자 패턴을 만들기 위해 형성된 APTES 패턴은 많은 양의 SWCNT의 흡착을 위해 제작되었고, OTS 만을 이용한 공정보다 효과적인 SWCNT 흡착이 가능하다. 산화막(silicon dioxide)이 형성된 실리콘 기판 위에 사진공정(photolithography process)을 이용하여 임의의 감광액(photoresist; PR) 패턴이 형성되었다. PR 패턴이 형성된 기판은 헥산 용매를 이용하여 1:500 (v/v)로 희석된 OTS 용액 속에 담가진다. OTS 박막이 표면 전체에 만들어지고, PR 패턴이 제거되는 과정에서 PR 위에 형성되었던 OTS 박막도 같이 제거되어, 선택적으로 형성된 OTS 박막 패턴을 얻을 수 있다. 이 기판은 다시 에탄올 용매를 이용하여 희석된 APTES 용액 속에 담가진다. APTES 박막은 OTS 박막 패턴이 없는 노출된 산화막 위에 형성된다. 마지막으로 이처럼 APTES와 OTS에 의해 표면 프로그램된 기판은 SWCNT가 분산된 다이클로로벤젠(dichlorobenzene) 용액 속에 담가진다. 결과적으로 SWCNT는 양 극성을 띠는(positive charged) APTES 박막 패턴 위에만 흡착된다. 반면 중성O TS 박막 패턴 위에는흡착되지 않는다. 이러한 표면 프로그램 방법을 사용하여 SWCNT는 원하는 영역에 자기 조립시킬 수 있다. 우리는 이 방법을 이용하여 소오스와 드레인 전극사이에 SWCNT가 멀티 채널로 구성된 다중채널 FET를 성공적으로 제작하였다.

• 한국진공학회지
• /
• 제2권2호
• /
• pp.188-198
• /
• 1993

두께가 6~10 nm인 게이트 산화막의 계면에 염소(Cl)를 도입시킨 n-MOS capacitor 및 n-MOSFET을 제잘하여 물성적인 방법(SIMS, ESCA)과 전기적인 방법에 의해서 소자의 특성을 분석, 평가하였다. Last step TCA법을 이용하여 성장시킨 산화막은 No TCA법으로 성장시킨 것보다 mobility가 7% 정도 증가하였고, 결함 밀도도 감소하였다. Time-zero-dielectric-breakdown(TZDB)으로 측정한 결과, Cl를 도입한 막의 파괴 전계(breakdon field)는 18 MV/cm인데, 이것은 Cl을 도입하지 않은 것보다 약 0.6 MV/cm 정도 높은 값이다. 또한 time-dependent-dielectric-breakdown(TDDB) 결과로부터 수명이 20년 이상인 것으로 평가되었고, hot carrier 신뢰성 측정으로부터 평가한 소자의 수명도 양호한 것으로 나타났다. 이상의 결과에서 Cl을 계면에 도입시킨 게이트 산화막을 가진 소자가 좋은 특성을 나타내고 있으므로 Last step TCA법을 종래의 산화막 성장 방법 대신에 사용하면 MOSFET 소자의 새로운 게이트 절연막 성장법으로서 대단히 유용할 것으로 생각된다.