• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1987년도 전기.전자공학 학술대회 논문집(I)
• /
• pp.469-472
• /
• 1987

The hot-carrier induced degradation in very short-channel MOSFET was studied systematically. Under the traditional DC stress conditions, the threshold voltage shift (${\Delta}Vt$) and the transconductance degradation (${\Delta}Gm$/(Gmo-${\Delta}Gm$)) were confirmed to depend exponentially on the stress time and the dependency between the two parameters was proved to be linear. And the degradation due to the DC stress across gate and drain was studied. As the AC dynamic process is more realistic in actual device operation, the effects of dynamic stresses were studied.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제48권5호
• /
• pp.339-343
• /
• 1999

This paper reports the characteristics of poly-Si TFT unitary CMOS circuits fabricated with various techniques, in order to investigate the optimum process conditions. The active films were deposited by PECVD and LPCVD using $SiH_4\; and\; Si_2H_6$ as source gas, and annealed by SPC and ELA methods. The impurity doping of the oource and drain electrodes was performed by ion implantation and ion shower. In order to investigate the AC characteristics of the poly-Si TFTs processed with various methods, we have examined the current driving characteristics of the polt-Si TFT and the frequency characteristics of 23-stage CMOS ring oscillators. Ithas been observed that the circuits fabricated using $Si_2H_6$ with low-temperature process of ELA exhibit high switching speed and current driving performances, thus suitable for real application of large area electronics.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1992년도 춘계학술대회 논문집
• /
• pp.86-90
• /
• 1992

We have studied the characteristics of n-and p-channel FETs with submicron channel length fabricated by twin-well process. Threshold voltage variation and potential distribution with channel ion implantation conditions and impurity profile of n-and p-channel region wee simulated using SUPREM-II and MINIMOS 4.0 simulater, P-channel FET had buried-channel in the depth of 0.15 $\mu\textrm{m}$ from surface by counter-doped boron ion implantation for threshold voltage adjustment. As a result of device measurement, we have obtained good drain saturation characteristics for 3.3 [V] opreation, minimized short channel effect with threshold voltage shift below 0.2[V], high punchthrough and breakdown voltage above 10[V] and low subthreshold value.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2000년도 하계학술대회 논문집
• /
• pp.59-62
• /
• 2000

A VLSI implementation of a self-learning neural network integrated circuits using a linearity synapse transistor is investigated. The thickness dependence of oxide current density, stress current, transient current and channel current has been measured in oxides with thicknesses between 41 and 112 $\AA$, which have the channel width$\times$length 10$\times$1${\mu}{\textrm}{m}$ respectively. The transient current will affect data retention in synapse transistors and the stress current is used to estimate to fundamental limitations on oxide thicknesses. The synapse transistor has represented the neural states and the manipulation which gave unipolar weights. The weight value of synapse transistor was caused by the bias conditions. Excitatory state and inhitory state according to weighted values affected the drain source current.

• 한국전기전자재료학회논문지
• /
• 제11권5호
• /
• pp.347-352
• /
• 1998

In this paper, the extraction and optimization of SPICE parameters on SONOSFET for NVSM circuit design were discussed. SONOSFET devices with different channel widths and lengths were fabricated using conventional 1.2 um n-well CMOS process. And, electric properties for dc parameters and capacitance parameters were measured on wafer. SPICE parameters for the SONOSFET were extracted from the UC Berkeley level 3 model for the MOSFET. And, local optimization of Ids-Vgs curves has carried out in the bias region of subthreshold, linear, saturation respectively. Finally, the extracted SPICE parameters were optimized globally by comparing drain current (Ids), output conductance(gds), transconductance(gm) curves with theoretical curves in whole region of bias conditions. It is shown that the conventional model for the MOSFET can be applied to the SONOSFET modeling except sidewalk effect.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.105-110
• /
• 2008

식각 형상비에 의해 경사형 스페이스를 갖는 도핑 산화막을 이용한 LDD 영역을 갖도록 제작한 다결정 TFT의 새로운 구조를 제안한다. 소자 특성의 신뢰성을 위해 수소($H_2$)와 수소/플라즈마 처리 공정으로 다결정 실리콘에 수소 처리시킨 n-채널 다결정 실리콘 TFT 소자를 제작하였다. 소자에 최대 누설전류의 게이트 전압 조건에서 소자에 스트레스를 인가시켰다. 게이트 전압 스트레스 조건에 의해 야기되는 열화 특성인자들은 드레인 전류, 문턱전압($V_{th}$), 부-문턱전압 기울기(S), 최대 전달 컨덕턴스($g_m$), 그리고 파워인자 값을 측정/추출하였으며, 수소처리 공정이 소자 특성의 열화 결과에 미치는 관계를 분석하였다. 특성 파라미터의 분석 결과로써, 수소화 처리시킨 n-채널 다결정 실리콘 박막 트랜지스터에서 열화특성의 원인들은 다결정 실리콘/산화막의 계면과 다결정 실리콘의 그레인 경계에서 실리콘-수소 본드의 해리에 의한 현수 본드의 증가이었다. 이 증가가 소자의 핫-캐리어와 결합으로 개선된 열화 특성의 원인이 되었다. 따라서 새로 제안한 다결정 TFT의 구조는 제작 공정 단계가 간단하며, 소자 특성에서 누설전류가 드레인 영역 근처 감소된 수평 전계에 의해 감소되었다.

• 한국지반환경공학회 논문집
• /
• 제13권8호
• /
• pp.85-94
• /
• 2012

실내시험을 통하여 현장여건을 고려한 스미어 영향을 평가하기 위하여 3종류(C:M=1:0, C:M=0.5:0.5, C:M=0:1)의 재성형 시료를 이용하여 다양한 조건의 3차원 실내 모형시험을 30종 실시하여 스미어 존의 발생범위를 측정하고 대표적인 위치에서 시료를 채취하여 스미어 존 내에서의 투수계수의 변화특성을 검토하였다, 연구결과, C:M=1:0(점토 100%)의 경우 맨드렐 관입길이, 맨드렐의 크기, 토압고려여부, 단위중량 및 맨드렐의 형상의 순으로 스미어 존의 발생범위에 큰 영향을 미치는 것을 알았다. 따라서, 현장에서 맨드렐의 관입, 인발의 영향을 크게 받는 장척의 배수재를 설치하는 경우에는 기존의 실내시험을 통한 연구결과에 비해 스미어 존이 더욱 크게 형성되며, 스미어 존(smear zone)의 직경 ($d_s$)은 맨드렐(mandrel) 환산직경($d_m$)의 약 1.89~2.48배로 나타났다. 지반밀도와 맨드렐관입특성이 동일한 조건인 경우에 실트의 함유량이 높은 지반일수록 스미어 존의 발생범위는 넓어지는 것을 알았다. 현장의 토압이 크게 고려될수록, 맨드렐 사이즈가 클수록, 단위중량이 작을수록 스미어 존의 발생범위는 적게 나타났다. 맨드렐 관입, 인발에 의한 투수계수 비($k_{hs}/k_{ho}$)는 재성형시료를 사용한 본 실험에서 평균적으로 약 0.70~0.85의 범위를 나타냈으며, 투수계수저하의 영향요인과 영향치는 스미어 존의 발생범위와 유사하게 나타나는 것을 알았다.

• 한국수자원학회논문집
• /
• 제52권3호
• /
• pp.227-234
• /
• 2019

급격한 도시화와 산업화로 도심 재난 취약성이 증가하고, 전 세계적인 기후변화로 인한 극한 강우사상의 발생빈도가 증가하고 있다. 기존 방재시설의 용량한계를 넘어선 극한 강우사상의 발생으로 도심 지역의 침수피해 또한 증가하고 있다. 도심 침수피해를 예방하기 위해 지하공간을 활용한 지하저류 시설과 지하배수터널 활용이 급부상하고 있으며, 강우가 유입되는 지하유입구에 대한 수리학적 검토를 통한 성능 분석이 중요하다. 본 연구에서는 지하 유입구로 활용되고 있는 접선식(tangential) 유입구와 나선식(spiral) 유입구에 대해 유입유량 변화에 따른 유입부 수위를 계측하고 흐름 특성 변화를 분석했다. 나선식 유입구의 경우, 저유량 조건에서의 와류 유도 효과를 개선하기 위해 유입부 바닥면에 계단형 다단식 구조를 도입했다. 접선식 유입구에서는 고유량 유입조건 아래 도수(hydraulic jump)가 발생하며 유량 배제 효과가 급격하게 감소했다. 다단식 나선(multi-stage) 유입구의 경우, 접선식 유입구보다 유입유량 증가에 따른 수위 상승률은 높지만 저유량 및 고유량 유입조건에 대해 안정적인 유량 배제 효과를 유지했다. 또한, 실험에서 사용된 유입구 모형이 활용될 수 있도록 접선식 유입구와 다단식 나선 유입구 모형에 대한 수위-유량 관계 실험식(empirical formula)을 제시했다.

• ETRI Journal
• /
• 제34권6호
• /
• pp.950-953
• /
• 2012

Schottky barrier single electron transistors (SB-SETs) and Schottky barrier single hole transistors (SB-SHTs) are fabricated on a 20-nm thin silicon-on-insulator substrate incorporating e-beam lithography and a conventional CMOS process technique. Erbium- and platinum-silicide are used as the source and drain material for the SB-SET and SB-SHT, respectively. The manufactured SB-SET and SB-SHT show typical transistor behavior at room temperature with a high drive current of $550{\mu}A/{\mu}m$ and $-376{\mu}A/{\mu}m$, respectively. At 7 K, these devices show SET and SHT characteristics. For the SB-SHT case, the oscillation period is 0.22 V, and the estimated quantum dot size is 16.8 nm. The transconductance is $0.05{\mu}S$ and $1.2{\mu}S$ for the SB-SET and SB-SHT, respectively. In the SB-SET and SB-SHT, a high transconductance can be easily achieved as the silicided electrode eliminates a parasitic resistance. Moreover, the SB-SET and SB-SHT can be operated as a conventional field-effect transistor (FET) and SET/SHT depending on the bias conditions, which is very promising for SET/FET hybrid applications. This work is the first report on the successful operations of SET/SHT in Schottky barrier devices.

• 한국농촌건축학회논문집
• /
• 제1권2호
• /
• pp.83-96
• /
• 1999

The Buildings and facilities of municipal Councils of fundamental autonomous organization in various regions were made on the basis of its experiences in 1950s but lacked constructional sophistication and failed to comprehend their functions, resulting in several repairs and renovations after the dedications of the buildings. They also undermined the efficiencies of the worn and was a big drain on the budget of municipal councils. Furthermore, especially after the integration of rural and urban areas. Municipal councils in urban areas couldn't accommodate the increased staffs. Thereby, They used the established councils in the cities and countries and repaired and renovated other buildings of which were permitted as offices, decreasing the eligibility of the buildings for municipal councils. The poor constructional working conditions triggered new constructions of the buildings reserved only for municipal councils. The study finds out find out about the work of municipal councils and analyzes how the municipal council buildings are used as substitutional spaces, directing which way they should go in mapping out spaces. Resultantly, It becomes basic materials in constructing municipal buildings.