• 한국수학교육학회지시리즈A:수학교육
• /
• 제45권1호
• /
• pp.35-60
• /
• 2006

In the seventh mathematics curriculum, the use of technological tools including calculator and computer are generally recommended through the seventh subjects related to mathematics emphasized, and especially in 'Applied Mathematics' subject, their use are more strongly emphasized and reflected. The total four kinds of textbooks of Applied Mathematics includes contents on their use. This study investigates what are contents on calculator use, how they are developed and constructed in Applied Mathematics Textbook. Furthermore, this study is focused on the analysis and comparison on those factors of four kinds of textbooks. Based on these results, this study ultimately hope to suggest how effectively calculator use be developed and constructed in textbook both in Applied Mathematics and the other mathematics subjects.

• 대한수학교육학회지:수학교육학연구
• /
• 제8권1호
• /
• pp.251-568
• /
• 1998

It is the purpose of this study that is to examine the practice and awareness on the use of calculator and to find the method to utilize the calculator as the tool in elementary school mathematics. Recently, it is recommendes strongly to use technical tools such as calculator and computer for the quiltative development on mathematics education. But we prohibite the usage of calculator and do not have the policy to use the calculator in our country because we have little understanding about it. The following direction for educational development is focused not on the repeat learning through the written computation, but on the ability for students to choose an operator and to perform the task with their own objects and strategies. By using the calculator, We can do the followings : 1)to help the mathematical concept develop, 2)to expand the computational ability from written computation to both mental computation and computational estimation, 3)to use the practical value in the problem situation, 4)to reinforce the problem solving, 5)to obtain the interest and the confedence on mathematics. Therefore, we must endevor actively for the broad usage of calculator in the mathematics class.

• 대한수학교육학회지:수학교육학연구
• /
• 제8권1호
• /
• pp.237-249
• /
• 1998

Calculators can be instructional instruments to be used specially in problem situations which need calculations through calculators. A calculator-calculations is one of the various calculation methods. As there are problem situations for each method, there are problem situations for a calculator-calculation, too. Basically, calculator-calculations can be admitted in any cases which need not paper-and-pencil calculations, estimations, mental calculations, and computer-calculations. In this paper, some basic knowledges on how to use calculators in elementary mathematics education are offered. Students learn concepts easier by doing complex and tedious calculations through calculators than through paper-and-pencil calculations. And, by doing complex and tedious calculations in problem solving, they can focus on understanding problems, planning, and looking back. Calculator can be used directly in phases of understanding and planning. Calculators can be used to practice guess and check strategies. Problems which contain calculations beyond students' paper-and-pencil calculations abilities. So, as a result, students' experiences on problem solving can be extended. Calculators experiences can affect students' persistences, confidences, enthusiasms, self-esteems positively.

• 컴퓨터교육학회논문지
• /
• 제8권2호
• /
• pp.33-40
• /
• 2005

기존 CAI(Computer Assisted Instruction) 학습방법에서의 문제점은 학습자의 개인적 특성을 충분히 고려하지 못한 채 교수설계자가 정한 학습 경로에 따라 학습하도록 구현되었다는 점이다. 이런 점을 해결하기 위해서는 시스템 설계 시 누적된 개인자료를 통하여 개인차를 지능적으로 판단하고, 결손 된 부분을 처방할 수 있는 인공지능을 갖춘 ITS(Intelligent Tutoring System)가 필요하다. 본 연구에서는 향후 시스템 설계자가 전자계산기구조 학습을 위한 시스템 설계 시 학습자가 학습과정에서 범할 수 있는 오류와 성취능력수준을 파악하여 수준별 학습이 가능토록 할 수 있는 학습자 모델링을 설계하는데 있어 고려하여야 할 요소들을 제시하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.350-353
• /
• 2013

본 논문에서는 TOF(Time-Of-Flight) 센서에 의해 얻어진 정보로부터 3차원 깊이 영상(depth image)을 추출하기 위한 위상 연산기의 하드웨어 구현을 제안한다. 설계된 위상 연산기는 DCORDIC(Differential COordinate Rotation DIgital Computer) 알고리듬의 vectoring mode를 이용하여 Arctangent 연산을 수행하며, 처리량과 속도를 늘리기 위해 redundant binary 수체계와 pipelined 구조를 적용하였다. 제안된 알고리듬은 고정 소수점 MATLAB 시뮬레이션을 통해 검증하고 최적 데이터 비트 수 및 반복 횟수를 결정하였다. 설계된 위상 연산기는 MATLAB/Simulink와 FPGA 연동을 통해 가상의 3차원 데이터 복원 동작을 검증하였으며, 469 MHz의 클록 주파수로 동작하여 7.5 Gbps의 성능을 갖는 것으로 평가되었다.

• 한국정보통신학회논문지
• /
• 제17권2호
• /
• pp.355-362
• /
• 2013

TOF(Time-Of-Flight) 센서에 의해 획득된 정보로부터 3차원 깊이 영상(depth image)을 추출하기 위한 위상 연산기의 하드웨어 구현을 기술한다. 설계된 위상 연산기는 CORDIC(COordinate Rotation DIgital Computer) 알고리듬의 vectoring mode를 이용하여 arctangent 연산을 수행하며, 처리량을 증가시키기 위해 pipelined 구조를 적용하였다. 고정 소수점 MATLAB 모델링과 시뮬레이션을 통해 최적 비트 수와 반복 횟수를 결정하였다. 설계된 위상 연산기는 MATLAB/Simulink와 FPGA 연동을 통해 하드웨어 동작을 검증하였으며, TSMC 0.18-${\mu}m$ CMOS 셀 라이브러리로 합성하여 약 16,000 게이트로 구현되었고, 200MHz@1.8V로 동작하여 9.6 Gbps의 연산 성능을 갖는 것으로 평가되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.279-282
• /
• 2012

본 논문에서는 3차원 영상처리용 TOF(Time-Of-Flight) 센서의 거리 측정을 위한 위상 연산기 하드웨어 구조를 제안한다. 설계된 위상 연산기는 CORDIC(COordinate Rotation Digital Computer) 알고리듬의 vectoring mode를 이용하여 arctangent 연산을 수행하며, 처리량을 증가시키기 위해 pipelined 구조를 적용하였다. 고정 소수점 MATLAB 모델링과 시뮬레이션을 통해 최적 비트 수와 반복 횟수를 결정하였다. 설계된 CORDIC 기반 위상 연산기는 Verilog HDL로 RTL 수준으로 모델링되었으며, MATLAB/Simulink와 FPGA 연동을 통해 가상의 3차원 데이터를 복원하였으며, 이를 통해 하드웨어 동작을 검증하였다.

• 한국정보통신학회논문지
• /
• 제18권3호
• /
• pp.643-650
• /
• 2014

TOF(Time-Of-Flight) 센서에 의해 획득된 정보로부터 3차원 깊이 영상(depth image)을 추출하기 위한 위상 연산기 하드웨어를 구현한다. 설계된 위상 연산기는 DCORDIC(Differential COordinate Rotation DIgital Computer) 알고리듬의 벡터링 모드를 이용하여 아크탄젠트 연산을 수행하며, 처리량과 속도를 늘리기 위해 잉여 이진 수체계와 파이프라인 구조를 적용하였다. 고정 소수점 MATLAB 시뮬레이션을 통해 검증하고 최적 데이터 비트 수 및 반복 횟수를 결정하였으며, MATLAB/Simulink와 FPGA 연동을 통해 하드웨어 동작을 검증하였다. TSMC $0.18-{\mu}m$ CMOS 공정으로 테스트 칩을 제작하였으며, 테스트 결과 정상 동작함을 확인하였다. 약 82,000 게이트로 구현되었고, 400MHz@1.8V로 동작하여 400 MS/s의 연산 성능을 갖는 것으로 평가되었다.

• 방송공학회논문지
• /
• 제16권1호
• /
• pp.54-63
• /
• 2011

본 논문에서는 고속으로 홀로그램을 생성하기 위해 새로운 컴퓨터 생성 홀로그램(computer-generated hologram, CGH) 수식을 제안하고, 셀 기반의 VLSI(very large scale integrated circuit) 구조를 제안하였다. 기본 CGH 수식에서 가로 또는 세로 방향의 연산 규칙을 찾아낸 후 가로 또는 세로 방향의 홀로그램 화소를 병렬적으로 구할 수 있는 수식을 유도하였다. 제안한 수식을 바탕으로 초기 파라미터 연산기(initial parameter calculator)와 업데이트-위상 연산기(update-phase calculator)로 구성된 CGH 셀의 구조를 제안하고 하드웨어로 구현하였다. 수식의 변형을 통해서 하드웨어를 간략화 시킬 수 있었고, CGH의 확장을 통해 가로 방향으로 병렬화시킬 수 있는 하드웨어 구조도 보였다. 실험에서는 하드웨어에 사용된 자원을 분석하였다. CGH 커널과 프로세서의 구조는 이전 연구에서 사용된 플랫폼을 그대로 사용하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.263-264
• /
• 2007

In this paper, an efficient SAD(Sum of Absolute Differences) processor structure for motion estimation of 0.264 is proposed. SAD processors are commonly used both in full search methods for motion estimation or in fast search methods for motion estimation. Proposed structure consists of SAD calculator block, combinator block, and minimum value calculator block. Especially, proposed structure is simplified by using Distributed Arithmetic for addition operation. The Verilog-HDL(Hard Description Language) coding and FPGA implementation results for the proposed structure show 39% and 32% gate count reduction comparison with those of the conventional structure, respectively. Due to its efficient processing scheme, the proposed SAD processor structure can be widely used in size dominant H.264 chip.