• 한국기계가공학회지
• /
• 제20권12호
• /
• pp.71-77
• /
• 2021

An impeller identification technique that is essential for adding viscosity measurement functions to overhead stirrers is presented in this study. Previous studies have revealed that using magnets facing the same poles arranged in a row can aid in distinguishing the types of impellers by detecting the number of magnets in a non-contact manner. However, as these previous studies measured the magnetic fields using analog Hall sensors, a converting circuit for the digital signals is required that can interface with the MCU. In this study, it was demonstrated that the number of magnets can be distinguished without using a separate conversion circuit by using a Hall sensor with a digital output. Owing to the unique hysteresis characteristics of digital Hall sensors, it was confirmed through experiments that the complex and diverse outputs appear depending on the direction of the magnetic field, the arrangement of magnetic poles, and the moving direction of the magnet. The measurement of the magnetic field showed that an edge signal equal to the number of magnets inserted into the impeller was detected when the radial direction was used, and the south pole was first approached.

• 융합신호처리학회논문지
• /
• 제3권2호
• /
• pp.83-88
• /
• 2002

본 논문에서는 온도보상과 POS 접속이 가능한 LPG 충전제어시스템을 구현하였다. 이 시스템은 16-bit 80C196 마이크로프로세서와, RAM, ROM, 비디오 driver, 프로그램주변소자 등으로 구성된다. 가스 유량계로부터의 부호화 유량신호와 장치교정 값, 온도센서로부터의 변환된 전압 값을 근거로 정확한 가스 충전량을 계산하고 솔레노이드 밸브를 on/off 함으로 충전량을 제어한다. 온도보상은 LP 가스 온도의 10-bit 아날로그-디지털변환에 의하여 0.5$^{\circ}C$의 분해능으로 이루어지며 온도보상의 범위는 영하 30도에서 영상 70도까지 가능하다.

• 한국인터넷방송통신학회논문지
• /
• 제19권1호
• /
• pp.225-229
• /
• 2019

자기베어링은 기계적인 마찰이 없고 안정적인 동역학 특성을 갖기 때문에 진공 및 청정 환경이나 고정도가 요구되는 분야에서 많이 활용되고 있다. 그러나 자기베어링은 다양한 장점에도 불구하고 일반적으로 제어기가 복잡해서 적용 범위의 확산이 제한적이다. 본 논문에서는 복잡도가 낮은 디지털 방식의 자기베어링 제어기를 제안하였다. 또한 디지털 제어기 성능열화의 주된 원인인 아날로그 신호를 디지털 신호로 변환하는 과정에서 발생하는 오류와 제어 알고리즘 구현상의 문제점들을 분석하고 해결하였다. 제안한 제어기를 실제 자기베어링에 적용한 실험을 통해 제어기가 자기부상 목표 정밀도를 갖는 것을 확인하였다.

• 전자공학회논문지SC
• /
• 제47권2호
• /
• pp.35-42
• /
• 2010

본 논문은 A/D 변환기(Analog-to-Digital Converter) 회로에서 신호선의 터미네이션 조건이 crosstalk에 의해 왜곡되기 쉬운 특성을 가지며 동작 주파수가 높아짐에 따라 이에 대한 주의가 더욱 요구된다. 그중에서도 아날로그 신호인 입력 신호와 레퍼런스 전압 신호는 crosstalk에 의해 왜곡되기 쉬운 아날로그 신호이면서, A/D 변환 전체의 동작 성능을 좌우하는 신호들이다. 이 두 신호들은 각각의 회로 구성에 따라 독특한 터미네이션 조건을 가지므로 본 논문에서는 주파수 영역에서 임피던스 불일치 조건을 고려한 crosstalk를 모델링하고 해당 터미네이션 조건이 crosstalk에 미치는 영향을 확인한다. 먼저, A/D 변환기 회로에서 두 신호의 회로 구성을 파악한 후 near-end와 far-end에서 임피던스 불일치를 고려한 crosstalk 모델을 유도한다. 유도한 crosstalk 모델을 이용하여 입력 신호의 near-end와 터미네이션 임피던스 불일치와 레퍼런스 전압 신호의 far-end 커패시턴스 터미네이션이 crosstalk에 미치는 영향을 예측하고, 실험을 통해 예측 결과를 확인한다. 신호선으로는 가장 널리 사용되는 microstrip 구조를 사용하였으며 skin effect에 의한 손실 증가를 반영하였다.

• 한국전자파학회논문지
• /
• 제27권9호
• /
• pp.825-833
• /
• 2016

본 논문에서는 $0.18{\mu}m$ CMOS 공정을 사용한 저 전력 고 이득 주파수 상향변환기를 이용하여 IEEE 802.15.4 규격을 만족하는 직접 변환 송신기를 제안 및 설계한다. 설계된 RF 직접 변환 송신기는 차동입력 디지털-아날로그 변환기, 수동 저역통과 필터, 가변이득 증폭기, Quadrature 주파수 상향 변환기 그리고 차동 출력 구동증폭기로 구성되어 있다. 제안하는 직접변환 송신기에서 핵심적인 부분은 2.4 GHz Zigbee 규격을 저 전력으로 구동하는데 있다. 특히 Quadrature 주파수 상향변환기는 이득 Boosting을 통하여 적은 전류 소모로도 충분한 이득과 선형성을 보이고 있다. 측정결과, 공급전압 1.2 V에서 송신기의 총 소모 전류는 7.8 mA이고, 최대 출력 전력은 0 dBm 이상 그리고 -30 dBc의 ACPR(Adjacent Channel Power Ratio)을 나타내고 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.1697-1698
• /
• 2008

PLS(Pohang Light Source) is 2.5 Gev synchrotron radiation source in Pohang, Korea, which is under operation since 1995. The hardware and software of the old BPM(Beam Position Monitor) data acquisition system for the PLS storage ring was completely upgraded to increase its performance and stability. The new BPM data acquisition system is based on VME-based EPICS (Experimental Physics and Instrument Control System) IOC system. We used 16-bit resolution analog-to-digital conversion board to digitize analog BPM signals. We developed a data average software to average raw BPM data using reflective memory board. We also developed device drivers for VME I/O boards used, IOC database for PV's(Process Variables). The new BPM data acquisition system is currently running for routine operation with good performance and stability. In this paper, we present the hardware and software of the new BPM data acquisition system DTL water skid cooling system and Resonant Control Cooling.

• 한국지능시스템학회논문지
• /
• 제17권3호
• /
• pp.285-290
• /
• 2007

본 논문은 관측기 기반 시스템에 대한 강인 디지털 재설계 방안을 제안한다. 디지털 재설계란, 기존의 안정화 된 연속시간 플랜트와 이산 시간에서 설계된 디지털 제어기와의 상태 접합 및 안정도 분석을 통해 전체 시스템을 재구성하는 것을 말한다. 그리고 전 역적 접근을 위한 방안으로서 문제를 볼록 최적화 관점으로 변환 후, 에러가 가질 수 있는 놈의 영역을 최소화하여 상태 접합을 이루고자 하였다. 본 논문에서는 관측기 기반 시스템에 대한 디지털 재설계를 목표로 하되, 추가적인 파라미터 불확실성을 고려한 강인 디지털 재설계를 구성하게 된다. 파라미터 불확실성은 이산화 과정에서 구조적 형태가 변화하기 때문에, 이를 고려하여 주어진 식을 선형 행렬 부등식 형태로 나타내게 된다. 이 조건들을 통해 디지털 재 설계의 상태 접합 및 안정도가 유도 가능하다는 것을 본 논문에서 증명하게 된다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권1호
• /
• pp.1-9
• /
• 2012

A 10-b 500 MS/s A/D converter (ADC) with a hybrid calibration and error correction logic is described. The ADC employs a single-channel cascaded folding-interpolating architecture whose folding rate (FR) is 25 and interpolation rate (IR) is 8. To overcome the disadvantage of an offset error, we propose a hybrid self-calibration circuit at the open-loop amplifier. Further, a novel prevision digital error correction logic (DCL) for the folding ADC is also proposed. The ADC prototype using a 130 nm 1P6M CMOS has a DNL of ${\pm}0.8$ LSB and an INL of ${\pm}1.0$ LSB. The measured SNDR is 52.34-dB and SFDR is 62.04-dBc when the input frequency is 78.15 MHz at 500 MS/s conversion rate. The SNDR of the ADC is 7-dB higher than the same circuit without the proposed calibration. The effective chip area is $1.55mm^2$, and the power dissipates 300 mW including peripheral circuits, at a 1.2/1.5 V power supply.

• 융합신호처리학회논문지
• /
• 제12권2호
• /
• pp.139-144
• /
• 2011

The modern digital logic technology does not yet satisfy the speed requirements of real-time DSP circuits due to synchronized operation of multiplication and accumulation. This operation degrades DSP performance. Therefore, the double-base number system (DBNS) has emerged in DSP system as an alternative methodology because of fast multiplication and hardware simplicity. In this paper, authors propose a novel multiplication architecture. One operand is an output of a flash analog-to-digital converter (ADC) in DBNS format, while the other operand is a coefficient in the IEEE standard floating-point number format. The DBNS digital output from ADC is produced through a new double base number encoder (DBNE). The multiplied output is in the format of the IEEE standard floating-point number (FPNS). The proposed circuits process multiplication and conversion together. Compared to a typical multiplier that uses the FPNS, the proposed multiplier also consumes 45% less gates, and 44% faster than the FPNS multiplier on Spartan-3 FPGA board. The design is verified with FIR filter applications.

• Journal of Information Processing Systems
• /
• 제15권3호
• /
• pp.670-681
• /
• 2019

Orthogonal frequency division multiplexing (OFDM) is a system which is used to encode data using multiple carriers instead of the traditional single carrier system. This method improves the spectral efficiency (optimum use of bandwidth). It also lessens the effect of fading and intersymbol interference (ISI). In 1995, digital audio broadcast (DAB) adopted OFDM as the first standard using OFDM. Later in 1997, it was adopted for digital video broadcast (DVB). Currently, it has been adopted for WiMAX and LTE standards. In this project, a Verilog design is employed to implement an OFDM transmitter (DAC block) and receiver (FFT and ADC block). Generally, OFDM uses FFT and IFFT for modulation and demodulation. In this paper, 16-point FFT decimation-in-frequency (DIF) with the radix-2 algorithm and direct summation method have been analyzed. ADC and DAC in OFDM are used for conversion of the signal from analog to digital or vice-versa has also been analyzed. All the designs are simulated using Verilog on ModelSim simulator. The result generated from the FFT block after Verilog simulation has also been verified with MATLAB.