• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.98-106
• /
• 2009

본 논문에서는 ultra mobile PC (UMPC) 및 휴대용 기기 시스템 같이 고속으로 동작하며 고해상도 저전력 및 소면적을 동시에 요구하는 16M-color low temperature Poly silicon (LTPS) thin film transistor liquid crystal display (TFT-LCD) 응용을 위한 1:12 MUX 기반의 1280-RGB $\times$ 800-Dot 70.78mW 0.13um CMOS LCD driver IC (LDI) 를 제안한다. 제안하는 LDI는 저항 열 구조를 사용하여 고해상도에서 전력 소모 및 면적을 최적화하였으며 column driver는 LDI 전체 면적을 최소화하기 위해 하나의 column driver가 12개의 채널을 구동하는 1:12 MUX 구조로 설계하였다. 또한 신호전압이 rail-to-rail로 동작하는 조건에서 높은 전압 이득과 낮은 소비전력을 얻기 위해 class-AB 증폭기 구조를 사용하였으며 고화질을 구현하기 위해 오프 셋과 출력편차의 영향을 최소화하였다 한편, 최소한의 MOS 트랜지스터 소자로 구현된 온도 및 전원전압에 독립적인 기준 전류 발생기를 제안하였으며, 저전력 설계를 위하여 차세대 시제품 칩의 source driver에 적용 가능한 새로운 구조의 slew enhancement기법을 추가적으로 제안하였다. 제안하는 시제품 LDI는 0.13um CMOS 공정으로 제작되었으며, 측정된 source driver 출력 정착 시간은 high에서 low 및 low에서 high 각각 1.016us, 1.072us의 수준을 보이며, source driver출력 전압 편차는 최대 11mV를 보인다. 시제품 LDI의 칩 면적은 $12,203um{\times}1500um$이며 전력 소모는 1.5V/5.5V 전원 저압에서 70.78mW이다.

• 대한전자공학회논문지SD
• /
• 제48권5호
• /
• pp.25-33
• /
• 2011

본 논문에서는 CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 0.13um CMOS 3단 파이프라인 ADC를 제안한다. 통상 CIS에 사용되는 아날로그 회로에서는 수용 가능한 조도 범위를 충분히 확보하기 위해 높은 전원전압을 사용하여 넓은 범위의 아날로그 신호를 처리한다. 그 반면, 디지털 회로에서는 전력 효율성을 위해 낮은 전원전압을 사용하므로 제안하는 ADC는 해당 전원전압들을 모두 사용하여 넓은 범위의 아날로그 신호를 낮은 전압 기반의 디지털 데이터로 변환하도록 설계하였다. 또한 2개의 잔류 증폭기에 적용한 증폭기 공유기법은 각 단의 증폭동작에 따라 전류를 조절함으로써 증폭기의 성능을 최적화 하여 전력 효율을 더욱 향상시켰다. 동일한 구조를 가진 3개의 FLASH ADC에서는 인터폴레이션 기법을 통해 비교기의 입력 단 개수를 절반으로 줄였으며, 프리앰프를 제거하여 래치만으로 비교기를 구성하였다. 또한 래치에 입력 단과 출력 단을 분리하는 풀-다운 스위치를 사용하여 킥-백 잡음으로 인한 문제를 최소화하였다. 기준전류 및 전압회로에서는 온-칩 저 전력 전압구동회로만으로 요구되는 정착시간 성능을 확보하였으며, 디지털 교정회로에는 신호특성에 따른 두 종류의 레벨-쉬프트 회로를 두어 낮은 전압의 디지털 데이터가 출력되도록 설계하였다. 제안하는 시제품 ADC는 0.35um thick-gate-oxide 트랜지스터를 지원하는 0.13um CMOS로 제작되었으며, 측정된 DNL 및 INL은 10비트에서 각각 최대 0.42LSB, 1.19LSB 수준을 보이며, 동적 성능은 50MS/s 동작속도에서 55.4dB의 SNDR과 68.7dB의 SFDR을 보인다. 시제품 ADC의 칩 면적은 0.53$mm^2$이며, 2.0V의 아날로그 전압, 2.8V 및 1.2V 등 두 종류의 디지털 전원전압에서 총 15.6mW의 전력을 소모한다.

• 대한핵의학회지
• /
• 제34권1호
• /
• pp.82-93
• /
• 2000

목적: 이 논문에서는 본 연구진이 개발한 소형 감마카메라 시스템에서 사용한 NaI(Tl)섬광결정-위치민감형 광전자증배관 검출기와 각 전자회로에서의 입 출력 신호특성을 조사하고, 시스템 개발을 위해 각 전자회로에서 결정한 변수들에 대하여 고찰하고자 한다. 대상 및 방법: 크기가 $60{\times}60{\times}6mm^3$인 NaI(Tl) 섬광결정을 위치민감형 광전자증배관에 접합하고, 저항 회로와 전치증폭기, 여러 가지 전자회로, 아날로그-디지털 변환기 그리고 개인용 컴퓨터를 이용하여 소형 감마카메라 시스템을 개발하였다. 섬광결정에서 검출된 신호들을 위치민감형 광전자증배관을 통하여 증폭한 후, 전하분할방법으로 34개의 교차된 양극채널 신호를 4개($X^+,\;X^-,\;Y^+,\;Y^-$) 위치신호로 출력시켰다. 출력된 신호를 전치증폭기와 층폭기를 사용하여 증폭 정형하였으며, 핵기기 모듈(nuclear instrument modules, NIMs)을 이용하여 위치신호와 트리거 신호를 처리하였고, 각 단계에서 신호특성을 분석 고찰하였다. 이 신호들을 아날로그-디지털 변환기와 앵거로직을 사용하여 처리한 후, 일반 개인용 컴퓨터에서 그래픽 프로그램을 이용하여 감마카메라 영상을 구현하였다. 결과: 연구에서 분석 고찰한 신호특성을 그림을 통하여 나타내었으며, 이러한 신호처리를 이용하여 개발한 감마카메라는 약 $8{\times}10^3$ counts/sec/${\mu}Ci$의 계수율을 보였다. 140 keV에 대하여 18% FWHM의 에너지 분해능과 X, Y 방향으로 각각 2.2, 2.3 mm FWHM의 내인성 위치 분해능을 나타내었다. 또한 평행구멍형 조준기를 장착한 상태에서 유방모형에 위치한 $2{\sim}7mm$ 직경의 방사능 분포를 정확하게 영상화할 수 있었다. 결론: 이 연구에서 개발한 소형 감마카메라 시스템을 구성하고 있는 각 전자회로에서 결정한 매개변수와 신호특성 고찰결과를 나타내었다. 이 신호처리 시스템 분석을 통하여 감마선 검출을 이용한 영상표현 기술을 확보할 수 있었으며, 소형 감마카메라 개발을 위한 간단한 신호처리 방법을 고안하여 제시하였다.

• 한국유통학회:학술대회논문집
• /
• 한국유통학회 2003년도 동계학술대회 발표논문집
• /
• pp.123-166
• /
• 2003

마케팅 경로는 여러 개의 유통 기관이 상호 관련을 맺으면서 분업과 협업을 하는 기능적 조직의 성격을 가진 사회 시스템의 하나로 인식되고 있다. 유통경로 내에서의 경로구성원들은 서로 상호작용을 하면서 유리한 위치에서 거래를 성사시키기 위해 노력을 한다. 따라서 경로구성원들은 유리한 위치를 차지하기 위해 파워를 행사하게 되고 행사된 파워는 경로구성원들간의 만족과 갈등에 영향을 미친다. 최근 대형소매업체들의 증가로 구매파워를 내세운 바이어들이 생산업자보다 더 막강한 파워를 행사하는 현상이 유통경로 내에서 일반적으로 일어나고 있다. 그러나 공급자의 입장에서 다양한 공급경로가 있고 또한 제품의 특성상 계절성이 강하고 공급의 불안정성이 상대적으로 큰 농산물인 경우에는 공급자와 바이어의 파워형태가 공산품인 경우와는 다른 모습을 보일 것이라 예상된다. 따라서 유통업체와 공급업자에게는 지속적인 관계 유지를 위해 효과적인 방안들을 제시하고 또한 정책입안자들에게도 각각 맞는 시사점을 제시하여 유통경로 전체의 성과를 높일 수 있도록 발전적인 방향을 제시하고자 한다. 서로간의 믿음이나 신뢰성이 있는 거래관계를 유지하기 위해서는 유통경로구성원들간의 인식의 변화가 필요하다고 본다. 그러기 위해서는 공급자와 바이어의 관계를 종속관계가 아닌 협력관계로의 사고전환이 경로구성원 모두에게 필요하다고 본다. 상대적으로 파워가 약한 공급자는 스스로 경쟁력 요소를 강화하여 전문적 파워를 갖추고 유통업체의 강력한 제품 공급처를 유지하기 위해 품질유지에 대한 노하우로 기술적인 전문성을 강화시켜야 할 것이다. 또한 농산물의 브랜드화도 유통거래 상에서 경쟁력을 높일 수 있는 좋은 방안이 될 것이다.example 3T and 4T systems are now being equipped with 2kV, 500A gradient coils and amplifiers capable of generating 4G/cm in 200msec, over a 67+/-cm bore diameter. High field EPI applications require oscillation rates at 1 kHz and higher. To achieve a benchmark 0.2 ppm shim over a 30cm sphere in a high field magnet, at least four stages of shimming need to be considered. 1) A good high field magnet will be built to a homogeneity spec. falling in the range of 100 to 150 ppm over this 30cm spherical "sweet spot" 2) Most modern high field magnets will also have superconducting shim coils capable of finding 1.5 ppm by their adjustment during system installation. 3) Passive ferro-magnetic shimming combined with 4) active, high order room temperature shim coils (as many as five orders are now being recommended) will accomp

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.122-130
• /
• 2013

본 논문에서는 주로 고속 디지털 통신시스템 응용을 위해 고해상도, 저전력 및 소면적을 동시에 만족하는 45nm CMOS 공정으로 제작된 4단 파이프라인 구조의 12비트 100MS/s ADC를 제안한다. 입력단 SHA 회로에는 높은 입력 주파수를 가진 신호가 인가되어도 12비트 이상의 정확도로 샘플링할 수 있도록 게이트-부트스트래핑 회로가 사용된다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 높은 신호스윙을 얻기 위해 이득-부스팅 구조의 2단 증폭기를 사용하며, 넓은 대역폭과 안정적인 신호정착을 위해 캐스코드 및 Miller 주파수 보상기법을 선택적으로 적용하였다. 채널길이 변조현상 및 전원전압 변화에 의한 전류 부정합을 최소화하기 위하여 캐스코드 전류 반복기를 사용하며, 소자의 부정합을 최소화하기 위하여 전류 반복기와 증폭기의 단위 넓이를 통일하여 소자를 레이아웃 하였다. 또한, 제안하는 ADC에는 전원전압 및 온도 변화에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 다양한 시스템에 응용이 가능하도록 하였다. 제안하는 시제품 ADC는 45nm CMOS 공정으로 제작되었으며 측정된 DNL 및 INL은 각각 최대 0.88LSB, 1.46LSB의 값을 가지며, 동적성능은 100MS/s의 동작속도에서 각각 최대 61.0dB의 SNDR과 74.9dB의 SFDR을 보여준다. 시제품 ADC의 면적은 $0.43mm^2$ 이며 전력소모는 1.1V 전원전압 및 100MS/s 동작속도에서 29.8mW이다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.37-47
• /
• 2006

본 논문에서는 Digital Video Broadcasting (DVB), Digital Audio Broadcasting (DAB) 및 Digital Multimedia Broadcasting (DMB) 등과 같이 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 무선 통신 시스템을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서 동시에 면적 및 전력 소모를 최소화하기 위해 2단 파이프라인 구조를 사용하였으며, 스위치 기반의 바이어스 전력 최소화 기법(switched-bias power reduction technique)을 적용하여 전체 전력 소모를 최소화하였다. 입력단 샘플-앤-홀드 증폭기는 낮은 문턱전압을 가진 트랜지스터로 구성된 CMOS 샘플링 스위치를 사용하여 10비트 이상의 해상도를 유지하면서, Nyquist rate의 4배 이상인 60MHz의 높은 입력 신호 대역폭을 얻었으며, 전력소모를 최소화하기 위해 1단 증폭기를 사용하였다. 또한, Multiplying D/A 변환기의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 사용하여 바이어스 전류를 제어함으로써 10비트의 해상도에서 응용 분야에 따라서 25MS/s 뿐만 아니라 10MS/s의 동작 속도에서 더 낮은 전력 사용이 가능하도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며 측정된 최대 DNL 및 INL은 각각 0.42LSB 및 0.91LSB 수준을 보인다. 또한, 25MS/s 및 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56dB, 65dB이고, 전력 소모는 1.2V 전원 전압에서 각각 4.8mW, 2.4mW이며 제작된 ADC의 칩 면적은 $0.8mm^2$이다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.48-57
• /
• 2006

본 설계에서는 최근 부상하고 있는 motor control, 3-phase power control, CMOS image sensor 등 각종 센서 응용을 위해 고해상도와 저전력, 소면적을 동시에 요구하는 12b 200KHz 0.52mA $0.47mm^2$ 알고리즈믹 ADC를 제안한다. 제안하는 ADC는 요구되는 고해상도와 처리 속도를 얻으면서 동시에 전력 소모 및 면적을 최적화하기 위해 파이프라인 구조의 하나의 단만을 반복적으로 사용하는 알고리즈믹 구조로 설계하였다. 입력단 SHA 회로에서는 고집적도 응용에 적합하도록 8개의 입력 채널을 갖도록 설계하였고, 입력단 증폭기에는 folded-cascode 구조를 사용하여 12비트 해상도에서 요구되는 높은 DC 전압 이득과 동시에 층L분한 위상 여유를 갖도록 하였다. 또한, MDAC 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접 신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 적용하였으며, SHA와 MDAC 등 아날로그 회로에는 향상된 스위치 기반의 바이어스 전력 최소화 기법을 적용하여 저전력을 구현하였다. 기준 전류 및 전압 발생기는 칩 내부 및 외부의 잡음에 덜 민감하도록 온-칩으로 집적하였으며, 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 통해 200KS/s의 동작뿐만 아니라, 더 적은 전력을 소모하는 10KS/s의 동작이 가능하도록 설계하였다. 제안하는 시제품 ADC는 0.18um n-well 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL과 INL은 각자 최대 0.76LSB, 2.47LSB 수준을 보인다. 또한 200KS/s 및 10KS/s의 동작 속도에서 SNDR 및 SFDR은 각각 최대 55dB, 70dB 수준을 보이며, 전력 소모는 1.8V 전원 전압에서 각각 0.94mW 및 0.63mW이며, 시제품 ADC의 칩 면적은 $0.47mm^2$ 이다.

• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.75-85
• /
• 2009

본 논문에서는 two-carrier W-CDMA 응용과 같이 고해상도, 저전력 및 소면적을 동시에 요구하는 3G 통신 시스템 응용을 위한 13비트 100MS/s 0.13um CMOS ADC를 제안한다. 제안하는 ADC는 4단 파이프라인 구조를 사용하여 고해상도와 높은 신호처리속도와 함께 전력 소로 및 면적을 최적화하였다. 입력 단 SHA 회로에는 면적 효율성을 가지멸서 고속 고해상도로 동작하는 게이트-부트스트래핑 회로를 적용하여 1.0V의 낮은 전원 전압동작에서도 신호의 왜곡없이 Nyquist 대역 이상의 입력 신호를 샘플링할 수 있도록 하였다. 입력 단 SHA 및 MDAC에는 낮은 임피던스 기반의 캐스코드 주파수 보상 기법을 적용한 2단 증폭기 회로를 사용하여 Miller 주파수 보상 기법에 비해 더욱 적은 전력을 소모하면서도 요구되는 동작 속도 및 안정적인 출력 조건을 만족시키도록 하였으며, flash ADC에 사용된 래치의 경우 비교기의 입력 단으로 전달되는 킥-백 잡음을 줄이기 위해 입력 단과 출력 노드를 클록 버퍼로 분리한 래치 회로를 사용하였다. 한편, 제안하는 시제품 ADC에는 기존의 회로와는 달리 음의 론도 계수를 갖는 3개의 전류만을 사용하는 기준 전류 및 전압 발생기를 온-칩으로 집적하여 잡음을 최소화하면서 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 13비트 해상도에서 각각 최대 0.70LSB, 1.79LSB의 수준을 보이며, 동적 성능으로는 100MS/s의 동작 속도에서 각각 최대 64.5dB의 SNDR과 78.0dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.22mm^2$이며, 1.2V 전원 전압과 100MS/s의 동작 속도에서 42.0mW의 전력을 소모하여 0.31pJ/conv-step의 FOM을 갖는다.

• 전자공학회논문지
• /
• 제53권5호
• /
• pp.87-97
• /
• 2016

본 논문에서는 시분할 기법을 적용하여 AMOLED 컬럼 구동회로용 DAC의 유효 채널 면적을 최소화한 2단 저항 열 기반의 10비트 DAC를 제안한다. 제안하는 DAC는 시분할 기법 기반의 DEMUX, 6비트 및 4비트의 2단 저항 열 구조를 기반으로 하는 롬 구조의 디코더를 2단계로 사용하여 기존의 디스플레이용 DAC보다 빠른 변환속도를 가지는 동시에 하나의 패널 컬럼 구동을 위한 DAC의 유효 면적을 최소화하였다. 두 번째 단 4비트 저항 열에서는 DAC 채널의 면적과 부하 영향을 줄이는 동시에 버퍼 증폭기로 인한 채널 간 오프셋 부정합을 제거하기 위해 기존의 단위-이득 버퍼 대신 간단한 구조의 전류원으로 대체하였다. 제안하는 1:24 DEMUX는 하나의 클록과 5비트 2진 카운터만을 사용하여, 하나의 DAC 채널이 24개의 컬럼을 순차적으로 구동할 수 있도록 하였다. 각 디스플레이 컬럼을 구동하는 출력 버퍼 입력 단에는 0.9pF의 샘플링 커패시터와 작은 크기의 source follower를 추가하여 top-plate 샘플링 구조를 사용하면서 채널 전하 주입에 의한 영향을 최소화하는 동시에 출력 버퍼의 신호정착 정확도를 향상시켰다. 제안하는 DAC는 $0.18{\mu}m$ CMOS 공정으로 제작하였으며, DAC 출력의 정착 시간은 입력을 '$000_{16}$'에서 '$3FF_{16}$'으로 인가했을 때 62.5ns의 수준을 보인다. 제안하는 DAC 단위 채널의 면적 및 유효 채널 면적은 각각 $0.058mm^2$ 및 $0.002mm^2$이며, 3.3V의 아날로그 및 1.8V의 디지털 전원 전압에서 6.08mW의 전력을 소모한다.

• 대한핵의학회지
• /
• 제32권4호
• /
• pp.365-373
• /
• 1998

목적: 일반 감마카메라는 그 크기(${\sim}500mm$ 폭)가 전신영상 획득에 적합하도록 설계되어있어 유방영상 획득에는 비 이상적이다. 이 연구의 목적은 물리적 영상 저하요인인 배후 방사능과 광자감쇠 효과를 최소화하여 높은 공간분해능과 시스템 민감도를 가지며 유방영상에 적합하도록 소형화된 저가-고성능유방암 진단전용 소형 감마카메라 개발이다. 대상 및 방법: 크기가 $60 mm{\times}60 mm{\times}6 mm$인 NaI(T1) 섬광결정을 위치민감형 광전자증배관에 접합시켜 감마선 측정신호인 $X^+,\;X^-,\;Y^+,\;Y^-$를 얻은 다음, 증폭기 등을 포함한 전자회로(nuclear instrument modules, NIM)를 통하여 검출기로부터 발생하는 위치신호와 트리거 신호를 처리하였다. 이 신호들을 아날로그-디지털 변환기와 앵거로직을 사용하여 분석한 후 감마카메라 영상을 구성하여 일반 개인용컴퓨터에 표현하는 시스템을 개발하였다. 개발된 감마카메라의 1차적인 성능을 평가하기 위해 Tc-99m 점선원을 이용하여 내인성 계수율과 플러드 영상을 획득하였다. 또한 일정간격의 구멍이 있는 구멍 마스크와 직경 2, 3, 4, 5, 6, 7 mm 크기의 구모양에 방사능 용액을 채울 수 있는 유방모형을 제작하여 평행구멍형조준기를 장착하고 영상을 획득하였다. 결과: 개발된 감마카메라는 약 $8{\times}10^3 counts/sec/{\mu}Ci$의 계수율을 보였으며, 공간왜곡은 관찰되나 양질의 플러드 영상과 구멍 마스크 영상을 획득할 수 있었고, 유방모형에 위치한 방사능 분포를 정확하게 영상화할 수 있을 뿐 아니라 최소 2 mm의 방사능 위치를 판별할 수 있는 영상을 획득하였다. 결론: NaI(T1)-위치민감형 광전자증배관를 이용하여 유방영상에 적합한 소형감마카메라를 개발하였다. 추후 선형성, 장균일도 및 불응시간에 대한 보정 알고리즘을 완성하여 적용하고, 정상작동 여부를 검사하기 위한 정도관리 방법을 설정하면, 유방 신티그라피의 정확도를 높이는데 기여할 것이다.