• 열처리공학회지
• /
• 제26권4호
• /
• pp.178-184
• /
• 2013

The effects of thickness and surface grinding condition on the fracture strength of Si wafer with a thickness under $100{\mu}m$ were investigated. Fracture strength was measured by ball breaker test for about 330 dies (size: $4mm{\times}4mm$) per each wafer. For statistical analysis of the fracture strength, scale factor was determined from Weibull plot. Ball breaker fracture strength was observed to increase with decreasing thickness of silicon die. For the silicon dies of different surface conditions, ball breaker fracture strength was high in the order of polished, ground (#4800), and ground (#320 grit) specimen. Probabilistic fracture strength (i.e., scale factor) increased with decreasing surface roughness of silicon die.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2003년도 춘계학술대회 발표 논문집
• /
• pp.18-22
• /
• 2003

The sapphire wafers for blue light emitting devices were manufactured by the implementation of the surface machining technology based on micro-tribology. This process has been performed by grinding, lapping and polishing. The surfaces of sapphire wafers were mechanically affected by residual stress and surface default. This mechanical stress and strain can be cured by thermal anneal ing process. The sapphire crystalline wafers were annealed at $1100~1400^{\circ}C$ and then characterized by double crystal X-ray diffraction. The sample showed good quality of crystalline wafer surface wi th full width at hal f maximum of 16 arcsec for the 4-hour heat-treatment at $1300^{\circ}C$.

• 한국결정성장학회지
• /
• 제11권5호
• /
• pp.218-223
• /
• 2001

수평 Bridgman 방법으로 성장한 사파이어 인고트를 절단 연마한 후, 사파이어 결정기판의 표면을 우레탄 천 위에서 실리카 졸을 사용하여 폴리싱하였다. 표면의 결정성을 X-선 회절을 통하여 조사하였으며, 2중 결정회절에 의한 반치폭은 200~400 arcsec을 가지며, 결정 인고트의 절편화 또는 양면 연삭 연마에 따른 잔류응력에 의한 표면에서의 기계적인 스트레스에 의해 결정성이 손상되어진다. 화학-기계적인 폴리싱공정을 수행한 수에 표면처리로 $1,200^{\circ}C$로 4시간 열처리 및 산처리를 연속적으로 수행할 경우 결정성이 반치폭 8.3 arcsec까지 줄어들어 향상됨을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제25권2호
• /
• pp.49-53
• /
• 2018

최근 유연 소자, 투명 소자, MEMS 소자와 같은 다양한 소자를 결합하는 시스템 집적화 기술이 많이 개발되고 있다. 이러한 다종 소자 시스템 제조 기술의 핵심 공정은 칩 또는 웨이퍼 레벨의 접합 공정, 기판 연삭 공정, 그리고 박막 기판 핸들링 기술이라 하겠다. 본 연구에서는 Si 기판 연삭 공정이 투명 박막 트랜지스터나 유연 전극 소재로 적용되는 산화주석 박막의 전기적 성질에 미치는 영향을 분석하였다. Si 기판의 두께가 얇아질수록 Si d-spacing은 감소하였고, Si 격자 내에 strain이 발생하였다. 또한, Si 기판의 두께가 얇아질수록 산화주석 박막 내 캐리어 농도가 감소하여 전기전도도가 감소하였다. 얇은 산화 주석 박막의 경우 전기전도도는 두꺼운 산화 주석 박막보다 낮았으며 Si 기판의 두께에 의해 크게 변하지 않았다.

• 마이크로전자및패키징학회지
• /
• 제27권3호
• /
• pp.89-93
• /
• 2020

반도체 패키지의 경박단소화로 인해 발생하는 복잡한 휨 거동은 내부 응력을 발생시켜 박리나 균열과 같은 다양한 기계적인 결함을 야기한다. 이에 따른 수율 감소를 막기 위해 휨 거동을 정확하게 예측하려는 노력은 다양한 측면에서 그 접근이 이루어지고 있다. 이 중 패키지를 구성하는 주 재료인 실리콘 웨이퍼는 일반적으로 균질한 물질로 취급되어 열에 의한 휨 거동은 전혀 없는 것으로 묘사된다. 그러나 실리콘을 얇게 가공하기 위해서 진행되는 그라인딩과 폴리싱에 의해 상온에서 휨이 발생한다는 사실이 보고되어 있고, 이는 표면에 형성되는 damage layer가 두께 방향으로 불균질함을 발생시키는 것으로부터 기인한다. 이에 본 논문에서는 반도체 패키징 공정 중 최고온 공정 과정인 solder reflow 온도에서 단면 연마된 웨이퍼가 나타내는 휨 거동을 측정하고, 이러한 휨 량이 나타나는 원인을 연마된 면과 그렇지 않은 면의 열팽창계수를 측정함으로써 밝혀내었다. 측정에는 미세 변형률과 형상이 모두 측정 가능한 3차원 디지털 이미지 상관법(Digital Image Correlation; DIC)을 이용하였다.

• 반도체디스플레이기술학회지
• /
• 제16권1호
• /
• pp.91-96
• /
• 2017

One of the most critical aspects of the modern semiconductor industry is the quality of wafer surface, the roughness of which is mostly caused by the ingot slicing. And the grinding is supposed to be the main process to reduce the surface roughness. The vibrations of the disc surface grinder are the major problem to effectively achieve the required surface quality. In this study, the structure of a disc surface grinder was analyzed through the experiment and the computer simulation to investigate the dynamic characteristics of the machine, and further to alter the design for the improved stability. The result of the study shows that simple design alterations without alternating main body can effectively suppress the vibrations of the machine.

• 센서학회지
• /
• 제31권6호
• /
• pp.361-365
• /
• 2022

Advanced packaging demands are driven by the need for dense integration systems. Consequently, stacked packaging technology has been proposed instead of reducing the ultra-fine patterns to secure economic feasibility. This study proposed an effective packaging process technology for semiconductor devices using a 9-inch dicing die attach film (DDAF), wherein the die attach and dicing films were combined. The process involved three steps: tape lamination, dicing, and bonding. Following the grinding of a silicon wafer, the tape lamination process was conducted, and the DDAF was arranged. Subsequently, a silicon wafer attached to the DDAF was separated into dies employing a blade dicing process with a two-step cut. Thereafter, one separated die was bonded with the other die as a substrate at 130 ℃ for 2 s under a pressure of 2 kgf and the chip was hardened at 120 ℃ for 30 min under a pressure of 10 kPa to remove air bubbles within the DAF. Finally, a curing process was conducted at 175 ℃ for 2 h at atmospheric pressure. Upon completing the manufacturing processes, external inspections, cross-sectional analyses, and thermal stability evaluations were conducted to confirm the optimality of the proposed technology for application of the DDAF. In particular, the shear strength test was evaluated to obtain an average of 9,905 Pa from 17 samples. Consequently, a 3D integration packaging process using DDAF is expected to be utilized as an advanced packaging technology with high reliability.

• 대한기계학회논문집A
• /
• 제33권3호
• /
• pp.196-200
• /
• 2009

Lithium niobate ($LN:LiNbO_3$) is a compound of niobium, lithium and oxygen. The characteristics of LN are piezoelectricity, ferroelectricity and photoelectricity, and which is widely used in surface acoustic wave (SAW). To manufacture LN devices, the LN surface should be a smooth surface and defect-free because of optical property, but the LN material is processed difficult b traditional processes such as grinding and mechanical polishing (MP) because of its brittleness. To decrease defects, chemical mechanical polishing (CMP) was applied to the LN wafer. In this study, the suitable parameters such as down force and relative velocity, were investigated for the LN CMP process To improve roughness, the LN CMP was performed using the parameters that were the highest removal rate among process parameters. And, evaluation of optical property was performed by the optical reflectance.

• 마이크로전자및패키징학회지
• /
• 제18권1호
• /
• pp.15-21
• /
• 2011

전자기기의 고집적화를 위해 실리콘 웨이퍼의 두께가 점점 얇아지고 있으며 이로 인해 제조공정 중 균열이나 파손이 발생할 가능성이 높아지고 있다. 본 연구에서는 300 ${\mu}m$~100 ${\mu}m$ 두께의 반도체용 단결정 실리콘 웨이퍼의 파단 강도 및 파괴특성을 평가하였다. 기계적 연마를 통해 두께 (300, 200, 180, 160, 150, 100 ${\mu}m$)가 다른 실리콘 웨이퍼를 준비하였다. 하나의 웨이퍼에서 40개의 실리콘 다이(크기 : 62.5 mm${\times}$4 mm)를 얻어 4점 굽힘시험을 통해 평균 강도값을 구하였다. 강도분포의 통계적 해석을 위해 와이블 선도를 이용하여 형상인자(와이블 계수)와 크기인자(확률적 파괴강도)를 얻었다. 취성 실리콘 다이의 시편 크기(두께)효과와 파단 확률이 고려된 통계적 파단강도 값을 실리콘 다이 두께의 함수로 얻었다. 관찰된 파괴양상을 측정된 파단강도와 관련하여 고찰하였다.

• 자원리싸이클링
• /
• 제12권3호
• /
• pp.25-30
• /
• 2003

본 연구의 목적은 실리콘웨이퍼의 절단공정에서 발생한 폐슬러리와 폐망간전지에서 발생하는 흑연봉을 각각 규소 및 탄소의 출발물질로 사용하여 가스터빈 부품, 열교환기 등에 사용되는 탄화규소(SiC)를 합성하는 연구를 수행하였다. 실리콘웨이퍼의 절단공정에서 발생하는 폐슬러리로부터 비중차이에 의한 선별과 자력선별 등에 의해 정제된 규소와 탄화규소를 얻을 수 있었으며, 폐망간전지를 해체하여 얻은 탄소봉으로부터 수세와 분쇄를 통하여 탄소분말을 얻을 수 있었다. 탄화규소의 합성은 규소와 당량비의 탄소분발을 혼합하여 1$600^{\circ}C$이상의 온도에서 아르곤 분위기와 진공분위기 하에서 2시간 유지시켰을 때 이루어졌으며, 이때 합성된 탄화규소의 순도는 99% 이상이었다.