• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.1173-1176
• /
• 2003

A high speed Viterbi decoder with a circularly connected 2-dimensional analog processing cell array is proposed. It has a 2-dimensional parallel processing structure in which an analog processing cell is placed at each node of a trellis diagram. The constraints' length of trellis diagram is connected circularly so that infinitively expanding trellis diagram is realized with the fixed size of circuits. The proposed Viterbi decoder has advantages in that it is operated with better performance of error correction, has a shorter latency and requires no path memories. The performance of error correction with the proposed Viterbi decoder is tested via the software simulation.

• 전기학회논문지
• /
• 제59권8호
• /
• pp.1489-1496
• /
• 2010

A feed forward differential architecture of analog PRML decoder is investigated to implement on analog parallel processing circuits. The conventional PRML decoder performs the trellis processing with the implementation of single stage in digital and its repeated use. The analog parallel processing-based PRML comes from the idea that the decoding of PRML is done mainly with the information of the first several number of stages. Shortening the trellis processing stages but implementing it with analog parallel circuits, several benefits including higher speed, no memory requirement and no A/D converter requirement are obtained. Most of the conventional analog parallel processing-based PRML decoders are differential architecture with the feedback of the previous decoded data. The architecture used in this paper is without feedback, where error metric accumulation is allowed to start from all the states of the decoding stage, which enables to be decoded without feedback. The circuit of the proposed architecture is simpler than that of the conventional analog parallel processing structure with the similar decoding performance. Characteristics of the feed forward differential architecture are investigated through various simulation studies.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.949-952
• /
• 2009

본 논문에서는 다층구조를 갖는 trellis 부호를 이용한 정보부호화 기반 워터마킹 방법에 대하여 연구하였다. 영상을 $8{\times}8$블록으로 중복되지 않게 나누어 DCT변환을 수행하고 각 블록으로부터 12개의 중간주파수 대역의 계수를 추출한다. 이를 다층구조를 갖는 trellis 부호화의 각 단계에서 평균이 0이고 분산이 1인 가우시안 난수와 비교하여 선형상관계수가 최소인 벡터를 Viterbi 알고리즘으로 구하고 이 벡터를 원 영상에 삽입하여 워터마킹된 영상을 얻는다. 제안 방법의 성능을 평가하기 위해 다수의 영상에 대한 평균 비트오차율을 계산하여 성능을 비교하였다.

• 융합신호처리학회논문지
• /
• 제5권3호
• /
• pp.223-229
• /
• 2004

최근에 OFDM과 시공간 부호화(Space-Time Code, STC)는 차세대 이동 통신에서 고속의 신뢰성 있는 통신을 위해 각광받고 있다. 본 논문에서는 다중경로 페이딩 채널에서 고속의 데이터를 전송하고자 할 경우에 성능을 향상시키고자 트렐리스 부호화된(Trellis-Coded, TC) 차동 시공간 변조(Differential Space Time Modulation, DSTM)를 사용한 OFDM에서 다증 심벌 검파 시스템을 제안한다. 차동 시공간 부호화된 OFDM의 성능을 향상시키기 위해 DUSTM(differential unitary space-time modulation)을 이용하여 송신기를 설계하고 수신단에서 다중 심벌 검파를 수행하는 수신기와 디코딩 알고리듬을 개발하며, 이를 위한 새로운 가지 메트릭을 유도한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년 학술대회 논문집 정보 및 제어부문
• /
• pp.378-380
• /
• 2006

A high speed Analog parallel processing-based Viterbi decoder with a circularly connected 2D analog processing cell array is proposed. It has a 2D parallel processing structure in which an analog processing cell is placed at each node of trellis diagram is connected circulary so that infinitively expanding trellis diagram is realized with the fixed size of circuits. The proposed Viterbi decoder has advantages in that it is operated with better performance of error corrections, has a shorter latency and requires no path memories. In this parer, the performance of error correction as a reference position with the Analog parallel processing-based Viterbi decoder is testd via the software simulation

• 한국정보통신학회논문지
• /
• 제13권12호
• /
• pp.2677-2684
• /
• 2009

본 논문에서는 trellis 부호 및 엔트로피 마스킹을 이용한 정보부호화 기반 워터마킹 방법에 대하여 연구하였다. 영상을 $8{\times}8$ 블록으로 중복되지 않게 나누어 DCT 변환을 수행하고 각 블록으로부터 16개의 중간주파수 대역의 계수를 추출한다. 이를 trellis 부호화의 각 단계에서 평균이 0이고 분산이 1인 가우시안 난수와 비교하여 선형상관계수 및 왓슨거리의 선형결합이 최소인 벡터를 Viterbi 알고리즘으로 구하고 이를 원 영상에 삽입하여 워터마킹된 영상을 얻는다. 영상의 특성을 고려하기 위해 삽입벡터를 구할 때 엔트로피 마스킹 함수를 사용하여 선형상관계수와 왓슨거리의 가중치를 다르게 적용한다. 제안방법의 성능을 평가하기 위해 다수의 영상에 대한 평균비트오차율을 계산하여 성능을 비교하였으며, 평균비트오차율 측면에서 성능 개선이 있었다.

• 융합신호처리학회논문지
• /
• 제3권2호
• /
• pp.37-44
• /
• 2002

본 논문에서는 트렐리스 부호화된 MDPSK-OFDM의 차동검파에서 BER(bit error rate) 성능을 향상시키기 위해 다중 위상차의 유클리드 거리를 가지 메트릭으로 하는 비터비 디코더를 제안한다. 제안된 비터비 디코더는 다중 위상차를 가지 메트릭으로 사용하는 슬라이딩 방식의 다중 심벌 검파 방식이며 다중 위상차를 가지 메트릭으로 사용하기 위한 비터비 알고리듬을 설명한다. 본 논문에서 제안한 다중 심벌 검파를 이용한 MDPSK-OFDM은 대역폭과 전력의 효율성을 감소시키지 않고 같은 SNR에서 BER 성능을 향상시킬 수 있다는 것을 보여준다. 또한 제안된 디코더 방식과 알고리듬은 다중 반송파뿐만 아니라 전통적인 단일 반송파 변조에도 사용될 수 있다.

• 융합신호처리학회논문지
• /
• 제1권2호
• /
• pp.105-114
• /
• 2000

본 논문에서는 다중 심벌 검파를 터보 트렐리스 부호화 변조에 적용하여 대역폭 효율을 높일 수 있는 채널 코딩 방식을 제안하고 또한 다중 심벌 검파를 수행하는 터보 트켈리스 부호화 변조의 MAP 알고리듬을 설계한다. 터보 코드는 낮은 SNR에서 아주 좋은 BER 성능을 얻을 수 있다. 이은 두 개의 콘볼류션 부호화기와 인터리버에 의해 구성된다. TCM은 코드워드사이의 유클리드 거리를 최대화시킴으로써 코딩과 변조를 동시에 수행하는 방식이다. 터보 트렐리스 부호화 변조는 비터비혹은 symbol-by-symbol MAP 알고리듬에 의해 디코딩 될 수 있다. 그러나 본 논문에서는 다중 심벌검파를 수행하기 위해 1차 및 그 이상의 위상차를 이용한 유클리드 거리를 가지 메트릭으로 사용하는 터보 트렐리스 부호화 변조의 MAP 알고리듬을 설계한다 본 연구는 같은 SNR에서 좀 더 향상된 BER 성능을 얻을 수 있다는 것을 보여준다.

• 대한전자공학회논문지TC
• /
• 제41권3호
• /
• pp.167-167
• /
• 2004

계층화 시공간 구조와 시공간 트렐리스 부호를 결합한 시스템은 대역폭 확장없이 디버시티 이득과 부호화 이득 뿐 아니라 높은 전송률을 공급할 수 있다. 본 논문에서는 이 시스템에 적합한 두 가지 계층화 수신기 구조를 제안한다. 제안된 계층화 수신기 중 하나(LSTT-MMSE)는 신호를 interference nulling 과정을 통해, 부호화된 그룹 단위로 분류한 다음 각각의 시공간 트렐리스 복호기를 통해 복호하는 구조를 가지고 있다. 다른 하나의 제안된 수신기(LSTT-Whitening)는 interference nulling을 whitening과정으로 대체한 구조를 가지고 있다. Whitening을 적용한 수신기는 부호화된 시공간 구조에 비해 디버시티 이득과 수신 안테나의 수를 줄일 수 있는 장점을 가지고 있다. 제안된 두 수신기는 간섭 억제(interference suppression) 방식에 따라 다른 복호순서(decoding order) 결정 방법을 사용한다. (4, 3) LSTT-Whitening 수신기는 (4, 4) LSTT-Nulling 수신기와 (4, 4) 부호화된 계층화 시공간 구조에 비해 수신 안테나의 수를 줄여도 여전히 1㏈ 성능 이득을 보인다.

• 대한전자공학회논문지TC
• /
• 제41권3호
• /
• pp.9-14
• /
• 2004

계층화 시공간 구조와 시공간 트렐리스 부호를 결합한 시스템은 대역폭 확장없이 디버시티 이득과 부호화 이득 뿐 아니라 높은 전송률을 공급할 수 있다. 본 논문에서는 이 시스템에 적합한 두 가지 계층화 수신기 구조를 제안한다. 제안된 계층화 수신기 중 하나(LSTT-MMSE)는 신호를 interference nulling 과정을 통해, 부호화된 그룹 단위로 분류한 다음 각각의 시공간 트렐리스 복호기를 통해 복호하는 구조를 가지고 있다. 다른 하나의 제안된 수신기(LSTT-Whitening)는 interference nulling을 whitening과정으로 대체한 구조를 가지고 있다. Whitening을 적용한 수신기는 부호화된 시공간 구조에 비해 디버시티 이득과 수신 안테나의 수를 줄일 수 있는 장점을 가지고 있다. 제안된 두 수신기는 간섭 억제(interference suppression) 방식에 따라 다른 복호순서(decoding order) 결정 방법을 사용한다. (4, 3) LSTT-Whitening 수신기는 (4, 4) LSTT-Nulling 수신기와 (4, 4) 부호화된 계층화 시공간 구조에 비해 수신 안테나의 수를 줄여도 여전히 1㏈ 성능 이득을 보인다.