• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 추계학술대회 논문집 Vol.19
• /
• pp.81-82
• /
• 2006

SOI(Silicon-On-Insulator) MOSFET의 전기적 특성에 미치는 게이트 산화막과 계면준위 밀도의 관계를 조사하였다. 결함이 발생하지 않는 얕은 소스/드레인 접합을 형성하기 위하여 급속열처리를 이용한 고상확산방법으로 제작한 SOI MOSFET 소자는 급속열처리 과정에서 계면준위가 증가하여 소자의 특성이 열화된다. 이를 개선하기 위하여 $H_2/N_2$ 분위기에서 후속 열처리 공정을 함으로써 소자의 특성이 향상됨을 볼 수 있었다. 이와같이 급속열처리 공정과 $H_2/H_2$ 분위기에서의 후속 열처리 공정이 소자 특성에 미치는 영향을 분석하기 위하여 소자 시뮬레이션을 이용하여 게이트 산화막과 채널 사이의 계면준위 밀도를 분석하였다. 그 결과, n-MOSFET의 경우에는 acceptor-type trap, p-MOSFET의 경우에는 donor-type trap density가 소자특성에 큰 영향을 미치는 것을 확인하였다.

• ETRI Journal
• /
• 제27권3호
• /
• pp.319-325
• /
• 2005

In this paper the effect of temperature on the electrical properties of organic semiconductor disperse orange dye 25 (OD) have been examined. Thin films of OD have been deposited on $In_{2}O_{3}$ substrates using a centrifugal machine. DC current-voltage (I-V) characteristics of the fabricated devices $(Al/OD/In_{2}O_{3)$ have been evaluated at varying temperatures ranging from 40 to $60^{\circ}C$. A rectification behavior in these devices has been observed such that the rectifying ratio increases as a function of temperature. I-V characteristics observed in $Al/OD/In_{2}O_{3)$ devices have been classified as low temperature $({\leq} 50^{\circ}C)$ and high temperature characteristics (approximately $60^{\circ}C$). Low temperature characteristics have been explained on the basis of the charge transport mechanism associated with free carriers available in OD, whereas high temperature characteristics have been explained on the basis of the trapped space-charge-limited current. Different electrical parameters such as traps factor, free carrier density, trapped carrier density, trap density of states, and effective mobility have been determined from the observed temperature dependent I-V characteristics. It has been shown that the traps factor, effective mobility, and free carrier density increase with increasing values of temperature, whilst no significant change has been observed in the trap density of states.

• 한국결정성장학회지
• /
• 제10권6호
• /
• pp.412-417
• /
• 2000

High electric field stressed trap distributions were investigated in the thin silicon oxide of polycrystalline silicon gate metal oxide semiconductor capacitors. The transient currents associated with the off time of stressed voltage were used to measure the density and distribution of high voltage stress induced traps. The transient currents were due to the discharging of traps generated by high stress voltage in the silicon oxides. The trap distributions were relatively uniform near both cathode and anode interface in polycrystalline silicon gate metal oxide semiconductor devices. The stress generated trap distributions were relatively uniform the order of $10^{11}$~$10^{12}$ [states/eV/$\textrm{cm}^2$] after a stress. The trap densities at the oxide silicon interface after high stress voltages were in the $10^{10}$~$10^{13}$ [states/eV/$\textrm{cm}^2$]. It was appeared that the transient current that flowed when the stress voltages were applied to the oxide was caused by carriers tunneling through the silicon oxide by the high voltage stress generated traps.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1990년도 하계학술대회 논문집
• /
• pp.199-201
• /
• 1990

The trap depth and its density of highly elongated polyethylene have been studied by thermally stimulated current measurements. Three discrete traps with depth of 0.13 0.3 and 0.5 eV have been evaiuated using the initial rise method in the temperature region 77 to 390 K ; these change slightly with the elongation ratio. A trap density of the order of $10^{13}-10^{14}/cm^3$ has been calculated from the area of TSC peaks.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.124-125
• /
• 2008

The charge trapping and tunnelling characteristics with various thickness of $Si_3N_4$ layer were investigated for application of TBE (Tunnel Barrier Engineered) non-volatile memory. We confirmed that the critical thickness of no charge trapping was existed with decreasing $Si_3N_4$ thickness. Also, the charge trap centroid x and charge trap density were extracted by using CCS (Constant Current Stress) method. Through the optimized thickness of $Si_3N_4$ layer, it can be improve the performance of non-volatile memory.

• 한국응용곤충학회지
• /
• 제32권3호
• /
• pp.279-284
• /
• 1993

우리나라 녹차 주요 재배지에서 발생하는 차애모무늬입말이나방(Adoxophyes sp.)의 발생소장과 생활사를조사한 결과는 다음과 같다. Field-cage 조건하에서 년 4~5세대 발생하였고, 난에서 우화까지 평균기간은 봄, 가을에는 43.7일, 여름에는 35.2일이었으며, 성충수명은 봄.가을에 7.0일, 여름에는 6.3일, 괴수와 난립수는 봄, 가을에 1.8개, 40.4개, 여름에는 2.3개, 49.5개였다. 유아등고 성페로몬 trap에 의한 조사결과 성충발생은 5월 초순부터 나타나기 시작하였으며, 발생최성기는 유아등과 성페로몬 trap 모두 5월 하순, 6월 하순, 8월 중순, 9월 하순등 4회로, 성페로몬 trap에 유인되는 성충수가 유아등보다 2배 이상 많았으며 유인되는 시기도 약간 빨랐다.

• The Korean Journal of Ecology
• /
• 제23권1호
• /
• pp.65-70
• /
• 2000

본 조사는 매미나방 개체군의 전이단계에 따른 질적 그리고 수량적 특성을 구명하기 위하여, 1987∼1997까지 중부지방 및 제주도에서 발생 했던 일부 개체군을 대상으로 유충밀도, 난괴 밀도, 산란량, 식물피해 정도 등을 조사 분석하였으며, 합성 페로몬인（＋）disparlure와 우유 용기형 트랩(USDA-Milk carton trap)을 설치하여 수컷의 우화 패턴, 포획량과 난괴 밀도와의 상관관계를 조사하였다. 유충의 밀도는 난괴의 밀도와 식물 피해정도 등과 일치하여 매미나방의 유충의 분산이 주로 산란 지역 내에서 이루어지는 것으로 나타났다, 한국에서 매미나방 발생으로 인한 피해기간은 비교적 짧았으며 개체군 증가 이후 무해기까지의 경과기간은 2∼3년으로 나타났다. 산란량은 개체군 단계별 특성을 보였는데 폭발 단계를 경험한 개체군은 평균 산란수가 336.3 ± 161로 폭발 단계를 거치지 않은 개체군의 산란 수(537∼601) 보다 상당히 낮았다. 최근 개체군 전이단계를 경험한 개체군에서는 산란량의 변이 폭이 큰 것으로 나타났고 특히 여러 해 동안 개체군의 변화로 인한 피해가 없었던 남산에서의 매미나방 산란량은 537±24 로 난괴간의 변이가 작은 것으로 조사되었다. 페로몬 트랩에 의한 포획성적(우화 최성기의 평균 포획 수컷 수/일)은 대부분의 지역에서 다음 세대의 난괴 밀도와 양의 상관관계를 보였다 (r²=0.93).

• ETRI Journal
• /
• 제15권2호
• /
• pp.11-25
• /
• 1993

Interface trap densities at gate oxide/silicon substrate ($SiO_2/Si$) interfaces of metal oxide semiconductor field-effect transistors (MOSFETs) were determined from the substrate bias dependence of the subthreshold slope measurement. This method enables the characterization of interface traps residing in the energy level between the midgap and that corresponding to the strong inversion of small size MOSFET. In consequence of the high accuracy of this method, the energy dependence of the interface trap density can be accurately determined. The application of this technique to a MOSFET showed good agreement with the result obtained through the high-frequency/quasi-static capacitance-voltage (C-V) technique for a MOS capacitor. Furthermore, the effective substrate dopant concentration obtained through this technique also showed good agreement with the result obtained through the body effect measurement.

• 한국재료학회지
• /
• 제2권1호
• /
• pp.12-18
• /
• 1992

등온용량과도분광법(Isothermal Capacitance Transient spectroscopy)을 이용하여 ZnO 바리스터의 포획준위를 결정하였다. 여기서 등온용량과도분광기는 YHP 4192A 임피던스 Analyzer와 데이터해석을 위한 개인용 컴퓨터로 구성된다. 이 실험에서 우리는 $ZnO-Bi_2O_3$에 MnO 및 CoO를 첨가한계에서 $-40^{\circ}C~60^{\circ}C$ 온도범위에서 0.28, 0.48, 0.50, 0.94eV 등의 입계포획준위가 존재함을 볼 수 있었다. 또한, $ZnO-Bi_2O_3$계는 CoO를 첨가하면 hole에 의한 emission특성을 나타내고, MnO를 첨가하면 전자에 의한 emission특성을 나타냄을 알 수 있었다. 그리고 비 직선저항계수 $\alpha$는 도너농도의 감소에 직접적으로 비례하였으나, 포획준위의 밀도와는 별다른 비례관계를 발견할 수 없었다. 결론적으로 $ZnO-Bi_2O_3-MnO$계에 CoO를 첨가함에 따라 $\alpha$값이 증가하는 한편, 포획준위밀도는 CoO의 첨가로 감소함을 알 수 있었다.

• 전자공학회논문지
• /
• 제52권8호
• /
• pp.59-63
• /
• 2015

본 연구에서는 MONOS 플래시 메모리의 blocking oxide/trapping nitride, trapping nitride/tunneling oxide 계면 트랩을 구하기 위해 C-V 방법을 도입하였고, stoichiometric 조건을 만족하는 nitride와 silicon rich nitride를 trapping layer로 갖는 MONOS capacitor를 제작하여 각각의 interface trap 특성을 비교분석하였다. 보고에 따르면 silicon rich nitride는 stoichiometric nitride에 비해 다수의 shallow trap이 존재한다고 보고되고 있는데, 본 연구를 통해 이의 정량화가 가능함을 보였다.