• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 전력전자학술대회 논문집
• /
• pp.130-131
• /
• 2013

In this paper, it suggests offset compensation method of output current in single phase PV-BES system which is connected with grid. The algorithm applied removes grid's frequency ingredient using a notch filter and it extracts only DC offset current. It can reduce problems as saturation of power transformer cause by DC current when it is indoctrinated to grid.

• Journal of electromagnetic engineering and science
• /
• 제8권3호
• /
• pp.134-137
• /
• 2008

This paper proposes a novel quadrature VCO(QVCO) based on direct back-gate second harmonic coupling. The QVCO directly couples the current sources of the conventional LC VCOs through the back-gate instead of front-gate to generate quadrature signals. By the second harmonic injection locking, the two LC VCOs can generate quadrature signals without using on-chip transformer, or stability problem that is inherent in the direct front-gate second harmonic coupling. The proposed QVCO is implemented in $0.18{\mu}m$ CMOS technology operating at 2 GHz with 5.0 mA core current consumption from 1.8 V power supply. The measured phase noise of the proposed QVCO is - 63 dBc/Hz at 10 kHz offset, -95 dBc/Hz at 100 kHz offset, and -116 dBc/Hz at 1 MHz offset from the 2 GHz output frequency, respectively. The calculated figure of merit(FOM) is about -174 dBc/Hz at 1 MHz offset. The measured image band rejection is 46 dB which corresponds to the phase error of $0.6^{\circ}$.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2006년도 전력전자학술대회 논문집
• /
• pp.428-431
• /
• 2006

Matching transformer in Dynamic Voltage Compensator is needed for grid connection and isolation. Flux saturation in transformer will be occurred by voltage of transformer from inverter and DC offset voltage and flux saturation makes over current in transformer. In this paper, mathematical modeling of matching transformer is proposed for flux saturation simulation of Dynamic Voltage Compensator.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2006년도 전력전자학술대회 논문집
• /
• pp.25-27
• /
• 2006

This paper proposes a new full ZVS-range asymmetrical half bridge converter. It uses the variable transient current build-up technique with the load variations. The current build-up is accomplished by using the secondary synchronous switch control. Due to the blocking capacitor in secondary side, the voltage applied to leakage inductor varies with the load variations during current build-up period. Therefore, the unnecessary current build-up of leakage inductor current in heavy load condition is prevented and more current build-up in medium and light load condition is achieved for ZVS operation. That is, the variant current build-up with the load variation is accomplished for the ZVS operation. Furthermore, the DC offset of the transformer magnetizing current is also eliminated and the utilization of magnetic core is maximized.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권1호
• /
• pp.42-47
• /
• 2017

This paper proposes a new series-coupled voltage-controlled oscillator (VCO). The proposed VCO consists of four current-reuse Armstrong VCOs (CRA-VCOs) coupled by four transformers. The series-coupling, current-reuse, and Armstrong topologies improve the phase noise performance by increasing the negative-Gm of the VCO core with half the current consumption of a conventional differential VCO. The proposed VCO consumes 6.54 mW at 9.78 GHz from a 1-V supply voltage. The measured phase noise is -115.1 dBc/Hz at an offset frequency of 1 MHz, and the FoM is -186.5 dBc/Hz. The frequency tuning range is from 9.38-10.52 GHz. The core area is $0.49mm^2$ in a $0.13-{\mu}m$ CMOS process.

• 전력전자학회논문지
• /
• 제27권5호
• /
• pp.391-396
• /
• 2022

In this study, a new voltage-balancing dual-active bridge converter that integrates a DAB converter with a voltage balancer is proposed for a bipolar DC distribution system. The proposed converter is configured to connect two loads to the transformer secondary center tap of the DAB converter, and no additional components are added. The proposed converter has the same operation as the conventional DAB converter, and it makes both output voltages similar. Moreover, the imbalanced current offset between the two loads is bypassed only on the secondary side of the transformer. Consequently, the proposed converter integrates a voltage balancer without any additional components, and no additional loss occurs in the corresponding components. Thus, high efficiency and high power density can be achieved. The feasibility of the proposed converter is verified using 3 kW prototypes under 380 V input and 190/190 V output conditions.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2016년도 전력전자학술대회 논문집
• /
• pp.139-140
• /
• 2016

이 논문에서는, 홀드-업 보상 기법을 통해 넓은 입력 범위에서 최적 설계가 가능한 비대칭 하프-브리지 컨버터를 제안한다. 제안된 회로가 갖는 주된 장점은 기존의 회로 동작에 어떠한 변화도 주지 않은 채, 넓은 입력 전압 범위에서도 최적 설계가 가능하게 하는 것이다. 기존의 비대칭 하프-브리지 컨버터는 입력 전압이 가장 낮은 홀드-업 시 설계가 되어, 정상 동작 시 비대칭 동작에 의한 단점을 갖는 반면, 제안 된 컨버터는 홀드-업 시 추가적인 전압 이득을 통해 출력 전압을 제어하기 때문에 홀드-업 동작 시 넓은 입력 전압 범위에 관계없이 컨버터의 최적 설계가 가능하다. 또한 기존의 방법들에 비해, 정상 동작 시에 추가 소자에 의한 손실이 발생하지 않아, 전 범위에서 고효율을 달성하였다. 250-410V 입력, 45V/3.3A 출력의 컨버터를 통해 제안 된 회로의 동작을 검증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2018년도 전력전자학술대회
• /
• pp.15-17
• /
• 2018

엑티브 클램프 포워드 컨버터는 고효율, 간단한 구조의 특징으로 PC 파워 시스템, 서버 파워 시스템과 같은 어플리케이션에 많이 사용 되고 있다. 특히 더블 앤디드 엑티브 클램프 포워드 컨버터는 작은 출력 필터와 고효율의 장점이 있으나, 변압기 오프셋 전류로 인해 변압기의 크기와 코어 손실이 증가하게 된다. 본 논문에서는 새로운 게이트 신호 조정을 통해 낮은 변압기 오프셋 전류를 갖는 새로운 더블 앤디드 엑티브 클램프 포워드 컨버터를 제안한다. 따라서 변압기의 크기와 코어 손실, 1차측과 출력 인덕터의 전력손실이 감소함으로써 높은 전력밀도와 고효율을 달성하게 된다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.201-202
• /
• 2014

본 논문에서는 비대칭 하프브리지 컨버터의 비대칭 시비율을 개선한 컨버터를 제안한다. 일반적인 비대칭 하프 브리지 컨버터의 경우 홀드업 타임 조건 때문에 넓은 입력 전압 범위를 가지게 되고, 정상 동작시 스위치의 비대칭 동작이 심화 된다. 이러한 스위치의 비대칭 동작으로 변압기의 자화 전류 옵셋이 증가하고 변압기 부피 및 2차측 정류기들의 전압 불균형이 심화되어 컨버터 효율이 감소하게 된다. 하지만 제안된 컨버터에서는 보조 스위치와 보조 커패시터를 이용, 변압기의 권선비를 조정하여 정상 동작 시 정류기들의 비대칭을 저감하였고, 변압기의 자화 전류 옵셋을 감소시켜 높은 효율을 달성하였다. 제안된 컨버터의 타당성을 검증 하기 위해 300W 프로토 타입을 제작하여 실험을 진행 하였다.

• 한국인터넷방송통신학회논문지
• /
• 제23권4호
• /
• pp.115-119
• /
• 2023

현재의 인공지능에서 사용되는 자연어 처리 모델은 거대하여 실시간으로 데이터를 처리하고 분석하는 것은 여러가지 어려움들을 야기하고 있다. 이런 어려움을 해결하기 위한 방법으로 메모리를 적게 사용해 처리의 효율성을 개선하는 방법을 제안하고 제안된 모델의 성능을 확인하였다. 본 논문에서 제안한 모델의 성능평가를 위해 적용한 기법은 BERT[1] 모델의 어텐션 헤드 개수와 임베딩 크기를 작게 조절해 큰 말뭉치를 나눠서 분할 처리 후 출력값의 평균을 통해 결과를 산출하였다. 이 과정에서 입력 데이터의 다양성을 주기위해 매 에폭마다 임의의 오프셋을 문장에 부여하였다. 그리고 모델을 분류가 가능하도록 미세 조정하였다. 말뭉치를 분할 처리한 모델은 그렇지 않은 모델 대비 정확도가 12% 정도 낮았으나, 모델의 파라미터 개수는 56% 정도 절감되는 것을 확인하였다.