• 전력전자학회논문지
• /
• 제19권5호
• /
• pp.422-430
• /
• 2014

This study proposes a small-signal model and control design for a two-stage DC-DC-AC converter to investigate its dynamic characteristics in relation to battery energy storage system. When the circuit analysis of the two-stage DC-DC-AC converter is attempted simultaneously, the mathematical procedure of deriving the dynamic equation is complex and difficult. The main idea of modeling the two-stage DC-DC-AC converter states that this topology is separated into a bidirectional DC-DC converter and a single-phase inverter with an equivalent current source corresponding to that of the inverter or converter. The dynamic equations for the separated converter and inverter are then derived using the state-space averaging technique. The procedures of building the small-signal model of the two-stage DC-DC-AC converter are described in detail. Based on the derived small-signal model, the individual controllers are designed through a frequency-domain analysis. The simulation and experimental results verify the validity of the proposed modeling approach and controller design.

• IEIE Transactions on Smart Processing and Computing
• /
• 제5권3호
• /
• pp.207-214
• /
• 2016

Optical communication systems are rapidly spread following increases in data traffic. In this work, a 32-Gb/s inductorless output buffer circuit with adjustable pre-emphasis is proposed. The proposed circuit consists of an output buffer circuit and an emphasis circuit. The emphasis circuit emphasizes the high frequency components and adds the characteristics of the output buffer circuit. We proposed a design method using a small-signal equivalent-circuit model and designed the compensation characteristics with a 65-nm CMOS process in detail using HSPICE simulation. We also realized adjustable emphasis characteristics by controlling the voltage. To confirm the advantages of the proposed circuit and the design method, we fabricated an output buffer IC with adjustable pre-emphasis. We measured the jitter and eye height with a 32-Gb/s input using the IC. Measurement results of double-emphasis showed that the jitter was 14% lower, and the eye height was 59% larger than single-emphasis, indicating that our proposed configuration can be applied to the design of an output buffer circuit for higher operation speed.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권2호
• /
• pp.88-93
• /
• 2007

In this paper, a simple and improved noise parameter model of RF MOSFETs is developed and verified. Based on the analytical model of channel thermal noise, closed form expressions for four noise parameters are developed from proposed equivalent small signal circuit. The modeling results show a excellent agreement with the measured data of $0.13{\mu}m$ CMOS devices.

• Journal of Power Electronics
• /
• 제16권5호
• /
• pp.1802-1812
• /
• 2016

Cross regulation is a key technical issue of single-inductor multiple-output (SIMO) DC-DC converters. This paper investigates the cross regulation in single-inductor dual-output (SIDO) Buck converters with continuous conduction mode (CCM) operation. The expressions of the DC voltage gain, control to the output transfer function, cross regulation transfer function, cross coupled transfer function and impedance transfer function of the converter are presented by the time averaging equivalent circuit approach. A small signal model of a SIDO CCM Buck converter is built to analyze this cross regulation. The laws of cross regulation with respect to various load conditions are investigated. Simulation and experiment results verify the theoretical analysis. This study will be helpful for converter design to reduce the cross regulation. In addition, a control strategy to reduce cross regulation is performed.

• 한국전자통신학회논문지
• /
• 제9권8호
• /
• pp.853-859
• /
• 2014

본 연구에서는 핀치오프 된 cold-FET에서 게이트와 드레인 패드를 디임베딩하여 얻어지는 Z-파라미터와 게이트와 드레인 패드 커패시턴스를 제외한 핀치오프 된 cold-FET의 나머지 파라미터에 의해 모델링되는 Z-파라미터 사이의 잔차 오차를 최소화함으로써 HEMT의 모든 외인성 파라미터를 추출하는 기법을 제시한다. 제시된 기법을 사용하면 게이트와 드레인 모조패드의 추가적 제작 없이 게이트와 드레인 패드의 커패시턴스 값뿐 아니라 나머지 외인성 파라미터 값 모두를 성공적으로 추출할 수 있다.

• 대한전자공학회논문지TC
• /
• 제41권2호
• /
• pp.59-64
• /
• 2004

본 논문에서는 바이어스에 따른 임피던스 특성을 설명하기 위해 Cold PHEMT 등가회로를 제안하였으며, 이를 이용하여 간단하고 정확하게 기생저항을 추출하는 방법을 제안하였다 제안된 방법은 주파수에 따른 임피던스 특성과 바이어스에 따른 임피던스 특성을 고려했으며, 쇼트키 배리어와 채널 캐패시턴스에 의한 리액턴스 성분의 영향이 최소가 되는 바이어스 점을 선택하여 추출하였다. 순방향 바이어스를 증가시켜 인가할 경우, 높은 주파수에서 수렴하는 임피던스 값이 증가하게 되어 실제 값보다 큰 값이 추출될 수 있으며, 역 바이어스를 증가시켜 인가할 경우에도 높은 주파수에서 수렴하는 임피던스 값이 낮아지지 않고 증가하는 경향을 갖기 때문에 실제 값보다 큰 값이 추출되게 된다. 따라서 이러한 영향이 최소화 될 수 있는 조건에서 추출되어야 한다. 또한 제안된 방법의 검증을 위하여 기존의 방법과 본 논문에서 제안한 방법을 비교하였다 기존의 방법과 본 논문에서 제안한 방법의 비교를 위해 각각의 방법으로 추출된 기생저항을 이용하여 소신호 모델링을 수행한 후에 측정된 S-파라메타와 비교하였으며, 그 결과 본 논문에서 제안한 방법이 기존의 방법에 비해 측정 결과와 잘 일치하였다.

• 센서학회지
• /
• 제4권4호
• /
• pp.29-40
• /
• 1995

본논문(本論文)에서는 정전유도(靜電誘導) 트랜지스터의 잡음원인분석(雜音原因分析)을 위하여 직류(直流) 및 잡음특성(雜音特性), 잔존성분(殘存成分), 입력용량등(入力容量等)의 정무화(定武化)에 필요(必要)한 잡음(雜音) 등가회로(等價回路)를 제안(提案)하였다. 가장 단순(單純)한 잡음(雜音) 등가회로(等價回路)는 정전유도(靜電誘導) 트랜지스터의 동작원리(動作原理)에 의한 모델이며, 이 모델에 의한 실측치(實測値)가 산탄(shot) 잡음(雜音)보다 작게 나타났다. 소스 저항(抵抗)이 삽입(揷入)된 등가회로(等價回路)에서는 소스 저항(抵抗)의 부귀환효과(負歸還效果)에 의하여 산탄 잡음(雜音)이 저감(低減)됨을 확인(確認)하였다. 정확(正確)한 잡음저감원인(雜音低減原因)을 분석(分析)하기 위하여 소스 저항(抵抗)과 드레인 저항(低抗)의 계산식(計算式)을 유도(誘導)하기 위한 등가회로(等價回路)를 제안(提案)하였다. 등가회로(等價回路) 확인(確認) 실험(實驗)에서는 잔존성분(殘存成分)에 대한 신호원저항(信號源抵抗)과 출력부하저항(出力負荷抵抗)의 영향(影響)은 작으며, 잔존성분(殘存成分)은 입력환산등가잡음저항(入力換算等價雜音抵抗)으로 나타낼 수 있다. 또한, 입력용량(入力容量)은 부하저항(負荷抵抗)이 $0{\Omega}$일 때 13.6pF이며, 게이트 배선등(配線等) 정전유도(靜電誘導) 트랜지스터 동작(動作)에 직접(直接) 관여(關與)하지 않는 용량(容量)은 10pF정도(程度)이다.

• 대한전자공학회논문지SD
• /
• 제41권7호
• /
• pp.7-12
• /
• 2004

본 논문에서는 교류전류 집중현상이 고려된 바이폴라 등가모델에서 내부 베이스-컬렉터 캐패시턴스(C/sub μ/)와 외부 베이스-컬렉터 캐패시턴스(C/sub μx/)를 분리해서 추출하는 개선된 방법을 연구하였다. 먼저, 기존 추출방법들의 문제점들을 파악하고, 교류전류 집중 캐패시턴스가 포함된 차단모드 등가회로로부터 개선된 추출방정식들을 유도하였다. 이렇게 추출된 C/sub μx/와 C/sub μx/를 사용하여 모델 된 전류 및 전력이득 주파수 응답곡선들은 기존 추출방법으로 얻어진 곡선보다 측정 데이터와 훨씬 잘 일치되었으며, 이는 개선된 추출방법의 정확도를 증명한다.

• 전자공학회논문지
• /
• 제54권5호
• /
• pp.11-16
• /
• 2017

RF MOSFET에서 관찰된 입력 저항의 주파수 종속 특성이 단순화된 입력 등가회로로부터 유도된 pole과 zero 주파수 수식을 사용하여 자세히 분석되었다. 이러한 이론적 분석을 사용하여 저주파에서 입력저항의 감소현상이 포화영역에서 소스와 pinch-off 영역 사이의 채널저항으로부터 발생되는 것을 발견하였다. 이와 같이 저주파에서 입력저항이 감소하는 채널 저항 효과는 채널저항을 변화시키면서 소신호 등가회로 모델링을 수행하여 물리적으로 입증되었다.

• 대한전자공학회논문지TC
• /
• 제37권11호
• /
• pp.17-22
• /
• 2000

HBT의 하이브리드 파이 등가회로모델에 대한 새롭고 안정적인 파라메터 추출방법을 제안한다. 측정된 S-파라메터로부터 베이스 내부 저항을 정확히 계산 할 수 있는 식이 유도 되었으며 이 식은 외부 접근 인덕턴스의 값에 크게 민감하지 않다. 이를 기반으로 다른 파라메터를 위한 6 개의 해석적 표현식이 개발되었고 하이브리드 파이 등가회로 모델링을 위한 이 식들은 안정적이고 빠르며 신뢰성 있는 파라메터 추출을 가능케한다.