• 한국정보통신학회논문지
• /
• 제26권7호
• /
• pp.1071-1077
• /
• 2022

타원곡선 암호 (elliptic curve cryptography; ECC) 기반의 공개키 기반구조 구현에 사용될 수 있는 보안 SoC(system-on-chip)를 설계하였다. 보안 SoC는 타원곡선 디지털 서명 알고리듬 (elliptic curve digital signature algorithm; ECDSA)용 하드웨어 가속기가 AXI4-Lite 버스를 통해 Cortex-A53 CPU와 인터페이스된 구조를 갖는다. ECDSA 하드웨어 가속기는 고성능 ECC 프로세서, SHA3 (secure hash algorithm 3) 해시 코어, 난수 생성기, 모듈러 곱셈기, BRAM (block random access memory), 그리고 제어 FSM (finite state machine)으로 구성되며, 최소의 CPU 제어로 ECDSA 서명 생성과 서명 검증을 고성능으로 연산할 수 있도록 설계되었다. 보안 SoC를 Zynq UltraScale+ MPSoC 디바이스에 구현하여 하드웨어-소프트웨어 통합 검증을 하였으며, 150 MHz 클록 주파수로 동작하여 초당 약 1,000번의 ECDSA 서명 생성 또는 서명 검증 연산 성능을 갖는 것으로 평가되었다. ECDSA 하드웨어 가속기는 74,630개의 LUT (look-up table)와 23,356개의 플립플롭, 32kb BRAM 그리고 36개의 DSP (digital signal processing) 블록의 하드웨어 자원이 사용되었다.

• 한국정보전자통신기술학회논문지
• /
• 제15권2호
• /
• pp.144-151
• /
• 2022

본 논문에서는 배터리 응용을 위해 저면적 DC-DC 변환기를 갖는 1.5V 256kb eFlash 메모리 IP를 설계하였다. 저면적 DC-DC 변환기 설계를 위해서 본 논문에서는 단위 전하펌프 회로에서 펌핑 노드의 전압을 VIN 전압으로 프리차징해주는 회로인 크로스-커플드 (cross-coupled) 5V NMOS 트랜지스터 대신 5V NMOS 프리차징 트랜지스터를 사용하였고, 펌핑 노드의 부스팅된 전압을 VOUT 노드로 전달해주는 트랜지스터로 5V 크로스-커플드 PMOS 트랜지스터를 사용하였다. 한편 5V NMOS 프리차징 트랜지스터의 게이트 노드는 부스트-클록 발생기 회로를 이용하여 VIN 전압과 VIN+VDD 전압으로 스윙하도록 하였다. 그리고 펌핑 커패시터의 한쪽 노드인 클록 신호를 작은 링 발진 (ring oscillation) 주기 동안 full VDD로 스윙하기 위해 각 단위 전하펌프 회로마다 로컬 인버터 (local inverter)를 추가하였다. 그리고 지우기 모드 (erase mode)와 프로그램 모드 (program mode)에서 빠져나와 대기 (stand-by) 상태가 될 때 부스팅된 전압을 VDD 전압으로 프리차징해주는 회로를 사용하는 대신 HV (High-Voltage) NMOS 트랜지스터를 사용하여 VDD 전압으로 프리차징 하였다. 이와같이 제안된 회로를 DC-DC 변환기 회로에 적용하므로 256kb eFLASH IP의 레이아웃 면적은 기존 DC-DC 변환기 회로를 사용한 경우보다 6.5% 정도 줄였다.

• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.60-68
• /
• 2009

본 논문에서는 HDTV와 같이 고해상도 및 고속의 동작을 동시에 요구하는 고화질 영상시스템 응용을 위한 10비트 200MS/s 65nm CMOS ADC를 제안한다. 제안하는 ADC는 고속 동작에서 저 전력 소면적 구현에 적합한 4단 파이프라인 구조를 기반으로 설계되었으며, 입력단 SHA 회로에서는 1.2V의 낮은 단일 전원 전압에서도 높은 입력 신호를 처리하기 위해 4개의 커패시터를 기반으로 설계하여 $1.4V_{p-p}$의 입력 신호를 ADC 내부 회로에서는 $1.0V_{p-p}$으로 낮추어 사용할 수 있도록 하였다. 또한 높은 전압이득을 갖는 증폭기를 필요로 하는 SHA와 MDAC1은 출력 임피던스가 감소하는 65nm CMOS 공정의 제약 사항을 극복하기 위해 통상적인 2단 증폭기 대신 3단 증폭기 구조를 기반으로 설계하였으며 200MS/s 높은 동작 속도를 고려하여 RNMC 및 multipath 주파수 보상기법을 추가하여 설계하였다. 전력 소모 최소화를 위해 스위치 기반의 바이어스 전력최소화 기법을 sub-ranging flash ADC에 적용하였고, 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 시스템 응용에 따라 선택적으로 사용할 수 있도록 하였다. 제안하는 시제품 ADC는 65nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.19LSB, 0.61LSB 수준을 보이며, 동적 성능으로는 150MS/s와 200MS/s의 동작 속도에서 각각 54.4dB, 52.4dB의 SNDR과 72.9dB 64.8dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.76mm^2$이며, 1.2V 전원 전압과 200MS/s의 동작 속도에서 75.6mW의 전력을 소모한다.

• Investigative Magnetic Resonance Imaging
• /
• 제13권1호
• /
• pp.31-39
• /
• 2009

목적 : 본 연구는 PRF(Proton Resonance Frequency)를 이용한 MR 온도감시 영상에서 시간 해상도를 keyhole방법 적용으로 향상시키고자하였다. 제시된 keyhole방법과 기존 온도영상 방법 사이의 비교를 위해 온도 값에 대한 RMS(Root Mean Square) 오차와 SNR(Signal to Noise Ratio)을 비교하였다. 대상 및 방법 : PRF 방법과 GRE(Gradient Recalled Echo)를 이용하여 MR 온도영상을 구현하였으며 장비로는 임상용 1.5T MRI 장치를 이용하였다. 인체모사 조직인 2% 한천 젤 팬텀과 돼지 근육조직으로 실험을 수행하였다. 2.45GHz대역의 마이크로파 발생장치로 MR호환 동축 슬롯 안테나를 구동하여 MRI장치 내에서 대상 조직과 팬텀을 5분간 가열하였다. 가열 직후 10분 동안에 순차적으로 MR 원 데이터를 획득하였다. 획득된 원 데이터는 PC로 전송되어 전체 위상을 부호화하여 얻은 원 데이터의 바깥영역과 K-space의 중앙 영역을 각각 128, 64, 32, 16으로 위상부호화된 데이터로 keyhole영상을 재구성하였다. 256개로 전체 부호화된 자체-참조 온도영상과 RMS 오차를 비교하였으며, zero-filling 영상과 SNR비교를 하였다. 결과 : keyhole 온도 영상에서 위상부호화 수가 128, 64, 32, 16으로 줄어들수록 RMS 오차로 산출한 온도의 차이가 0.538, 0.712, 0.786, 0.845$^{\circ}C$ 만큼 증가하였으나 SNR 값은 keyhole의 위상부호화 수가 줄어도 유지되었다. 결론 : 본 연구는 고정된 매트릭스 크기에 keyhole 방법 적용을 이용하여 온도 감시에서의 시간해상도 증가와 SNR 값을 유지하는 결과를 도출하여 성공적인 적용을 보여 주었다. 본 연구를 기반으로 한 다음 연구에서는 최적화된 변수를 이용한 keyhole 방법 적용으로 최소 온도 오차의 실시간 MR 온도 감시가 가능할 것이라 예상된다.

• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.670-680
• /
• 2010

본 논문에서는 0.13 ${\mu}m$ CMOS 공정을 사용하여, 이동단말기 탑재에 적합한 저 전력, 저 잡음 구조 개별 소자 (LNA, Mixer, VCO, frequency doubler, signal generator, down converter)들을 제안하고, 나아가 이를 하나의 칩으로 집적화 시킨 60 GHz 단일 칩 수신기 구조를 제안한다. 저전력화를 위해 current re-use 구조를 적용시킨 LNA의 경우, 11.6 mW 의 전력 소모 시, 56 GHz부터 60 GHz까지 측정된 잡음지수(NF)는 4 dB 이하이다. 저전력화를 위한 resistive mixer의 경우, Cgs의 보상 회로를 통하여 낮은 LO 신호 크기에서도 동작 가능하도록 하였다. -9.4dB의 변환 이득을 보여주며, 20 dB의 LO-RF isolation 특성을 가진다. Ka-band VCO는 4.99 mW 전력 소모 시측정된 출력 신호 크기는 27.4 GHz에서 -3 dBm이 되며, 26.89 GHz에서부터 1 MHz offset 기준으로 -113 dBc/Hz의 phase noise 특성을 보인다. 49.2 dB의 원신호 억제 효과를 보이는 Frequency Doubler는 총 전력 소모가 9.08 mW일 경우, -4 dBm의 27.1 GHz 입력 신호 인가 시 -53.2 dBm의 fundamental 신호(27.1 GHz)와 -4.45dBm의 V-band second harmonic 신호(54.2 GHz)를 얻을 수 있었으며, 이는 -0.45 dB의 변환 이득을 나타낸다. 60 GHz CMOS 수신기는 LNA, resistive mixer, VCO, frequency doubler, 그리고 drive amplifier로 구성되어 있으며, 전체 전력 소모는 21.9 mW이다. WLAN과의 호환 가능성을 위하여, IF(Intermediate Frequency) bandwidth가 5.25GHz(4.75~10 GHz)이며, RF 3 dB bandwidth는 58 GHz를 중심으로 6.2 GHz이다. 이때의 변환 손실은 -9.5 dB이며, 7 dB의 NF와 -12.5 dBm의 높은 입력 P1 dB를 보여주고 있다. 이는 60 GHz RF 회로의 저전력화, 저가격화, 그리고 소형화를 통한 WPAN용 이동단말기의 적용 가능성을 입증한다.

• 한국통신학회논문지
• /
• 제22권6호
• /
• pp.1210-1230
• /
• 1997

본 논문에서는 기준신호를 나타내는 하나의 파일럿채널과 다수의 트래픽채널을 갖는 DS/CDMA용 송수신기구조를 제안한다. 파일럿채널은 데이타 변조가 되지 않은 순수 PN 부호성분을 전송하며 수신단에서 PN 동기 및 동기복조의 기준신호로 이용한다. 또한 이러한 구조는 순방향뿐만 아니라 역방향 링크에도 적용된다. 제안된 DS/CDMA 방식의 특징은 다음과 같다. 첫째, 트래픽채널의 확산 방식은 I-phase 및 Q-phase의 확산부호를 파일럿채널의 그것과 교차하게 배치한 interlaced quardrature-spreading(IQS) 구조를 갖는데 이는 기존의 확산방식에 비해 데이타 신호의 영교차율을 줄여 송신단 출력신호 레벨의 변화를 작게한다. 둘째, PN부호의 초기동기 및 동기초적시 임계값을 적응적으로 자동설정하며, 초기동기시 PN 부호를 한 칩씩 이동하게 하여, 기존의 방식에 비해 초기동기 시간을 절반으로 줄이게 했으며, 수신부에서 PN 부호 발생기를 하나만 사용하여 초기동기 및 동기추적이 되게했다. 또한 state machine을 이용하여 재동기 timing을 자동설정 하도록 설계했다. 셋째, 본 방식에서는 자동주파수조절(automatic frequency control: AFC)기능, 입력신호의 크기에 따라 능동적으로 유효한 출력 레벨을 조절하는 자동 레벨조절(automatic level control: ALC)기능, bit-error-rate(BER)을 자동계산하는 기능, 인접 채널과의 간섭을 최소화하기 위한 스펙트럼 성형기능 등을 도입하여 사용자 편의를 도모했다. 넷째, 데이타 전송속도를 16Kbps~1.024Mbps로 가변이 되게함으로써 다양한 응용에 대처할 수 있게 설계했다. 한편, 본 논문에서 제안한 DS/CDMA 모뎀구조는 다양한 simulation을 통하여, 알고리즘 검증 과정을 거쳤으며, 제안된 DS/CDMA 모뎀 구조는 VHDL을 이용하여 ASIC으로 구현하였다. DS/CDMA용 ASIC은 송신부 ASIC과 수신부 ASIC으로 나누어 개발 하였으며, 한개의 ASIC당 3개의 채널을 동시에 수용할 수 있으며, 다수의 ASIC을 사용하여 여러 채널의 다중접속이 가능하다. 제작완료된 ASIC은 기능시험을 완료했으며 실제 line-of-sight(LOS) 시스템 구현에 적용중이다.

• 지구물리와물리탐사
• /
• 제8권3호
• /
• pp.224-231
• /
• 2005

현장 물리탐사 수행 시 상용화된 장비로는 탐사 대상 매질의 물성, 대상체의 크기, 모양 등의 탐사목적 및 현장여건에 의해 탐사가 불가능 하거나 탐사 목적에 맞는 분해능을 얻지 못하는 경우를 종종 만나게 된다. 이러한 다양한 현장 조건 및 탐사 목적에 효과적으로 적용할 수 있는 다목적 물리탐사 측정 시스템을 개발하였다. 이 다목적 측정 시스템은 PXI를 기반으로 하며 A/D 변환기 또는 GPIB 인터페이스를 이용한 측정 장치를 통해 신호를 측정하게 되며 확장성이 커 다양한 문제에 적용이 가능하다. 구성된 측정 시스템을 이용하여 시추공 레이다 탐사 시스템과 시추공 초음파 탐사 시스템, 전자기적 잡음 측정 시스템을 구축하였다. 시추공 레이다 탐사 시스템은 네트워크 분석기를 GPIB를 통해 제어하고 현장 조건에 따라 임의로 안테나의 길이 조절이 가능한 스텝 주파수 레이다 탐사 시스템이며, 시추공 초음파 탐사 시스템은 압전 송수신기 센서, 고출력 송신기와 A/D 변환기로 구성되어 시추공 내에서 초음파를 이용하여 착맥된 지하공동의 범위를 측정하기 위해 구성된 시스템이며, 전자기적 잡음 측정 시스템은 3개의 자기장 센서와 2개의 전기장 센서 그리고 A/D 변환기로 구성되며 임의로 측정시간과 샘플링 주파수의 조절이 가능하고 임의의 시간에 예약 측정이 가능한 시스템이다. 시추공 레이다 탐사 시스템은 상용 시스템으로 불가능했던 지하공동의 넓이와 지장물을 찾는 탐사에서 효과적인 결과를 보여주었으며, 시추공 초음파 탐사 시스템도 지하공동의 넓이를 측정하는 실험에서 가능성을 확인할 수 있었다. 한편 전자기적 잡음 측정 시스템을 이용하여 도심지 내 전자기적 잡음특성을 파악할 수 있었으며, 이를 변형하여 전기비저항 탐사 시 사용되는 다양한 케이블에 대한 케이블 내의 전자기적 유도 현상 및 그에 따른 신호 왜곡을 규명하는 실험에 적용하여 시스템의 확장성을 확인하였다.