• 한국정보통신학회논문지
• /
• 제11권2호
• /
• pp.330-336
• /
• 2007

본 논문에서는 디지털 의료 영상 및 진단 분야 그리고 산업용으로도 활용 가능한 싱글 포톤 계수형 영상센서를 $0.18{\mu}m$ triple-well CMOS(Complementary Metal Oxide Semiconductor) 공정을 사용하여 설계하였다. 설계된 Readout 칩용 싱글 픽셀은 디지털 X-ray 이미지 센서모듈을 간단화 하기 위해 단일 전원전압을 사용하였으며, Preamplifier의 출력 전압인 signal voltage(${\Delta}Vs$)를 크게 하기 위해 Folded Cascode CMOS OP amp를 이용한 Preamplifier를 설계하였으며, 기존의 Readout 칩 외부에서 인가하던 threshold voltage를 Readout 칩 내부에서 생성해 줄 수 있도록 Externally Tunable Threshold Voltage Generator 회로를 새롭게 제안하였다. 그리고, Photo Diode에서 발생하는 Dark Current Noise를 제거하기 위한 Dark Current Compensation 회로를 제안하였으며, 고속 counting이 가능하고, layout 면적이 작은 15bit LFSR(Linear Feedback Shift Resister) Counter를 설계하였다.

• 항공우주시스템공학회지
• /
• 제17권4호
• /
• pp.58-66
• /
• 2023

최근 글로벌 이슈는 우주경제 및 저궤도 우주통신이다. 3GPP의 2022년 Release 17 표준화에 따라 미국은 2023년 3월, 국가 차원의 저궤도 5G-NTN 우주산업 경쟁력 제고와 생태계 조성 전략을 마련하였다. 글로벌 스마트폰 반도체 제조사들은 표준기반 칩(Chip) 기술의 개발 및 검증 결과를 발표하고, 위성통신 사업자들은 지상통신망 간의 융합으로 저궤도 5G-NTN 우주통신 서비스 및 요금상품을 출시하고 있다. 본 연구는 한국의 저궤도 5G-NTN 우주통신 생태계 현황을 진단한다. 그리고 우리의 생태계 조성 전략을 시장의 공정경쟁, 서비스 법제도, 국가 R&D 거버넌스 체계 측면에서 제시한다.

• 한국인터넷방송통신학회논문지
• /
• 제24권4호
• /
• pp.121-127
• /
• 2024

본 논문에서는 다중 위상배열 구조의 위성통신단말 송수신모듈 적용을 위한 핵심부품인 FEM(Front-End Module) MMIC를 구성품인 전력증폭기 (PA: Power Amplifier)와 저잡음증폭기 (LNA: Low Noise Amplifier)를 단일칩으로 설계하여 제작, 검증하였다. Win-semiconductors사의 화합물반도체 공정인 GaAs PP10 (100nm) 공정을 사용하여 제작하였으며, 전용 시험보드를 이용하여 운용 주파수 대역 7.2-10.5GHz 동작, 출력 1W, 잡음지수 1.5dB 이하의 특성을 확보하였다. 개발된 FEM MMIC는 단일칩으로도 활용이 가능하며, 구성품인 PA, LNA도 각각의 소자로도 활용이 가능하다. 개발된 소자는 해외 부품의 국산화 대체와 X대역을 사용하는 민수/군수의 다양한 응용분야에서 사용될 것이다.

• 한국광학회지
• /
• 제26권3호
• /
• pp.168-171
• /
• 2015

고출력 반도체 광원의 열유동 특성을 분석하고, 열전달 병목지점을 파악하여 열저항을 개선하는 방안을 도출하고, 전산모사를 통하여 개선 효과를 확인하였다. 띠구조 활성층을 가진 LD 광원의 경우에 발열부의 부피가 작을 뿐 아니라 발열면적이 좁아서 발열부 근처의 열전달 유효단면적이 매우 좁을 수 밖에 없는데, 이 부근의 경계면에 그래핀층을 추가적으로 적용하면 전체 열저항이 확연히 개선되는 것이 전산모사 되었다. 이는 열전달 경로상의 유효단면적이 넓어지는 효과를 가져와 전체 열저항이 확연히 개선되는 것으로 파악되었다.

• 대한전자공학회논문지SD
• /
• 제42권5호
• /
• pp.15-22
• /
• 2005

본 논문에서는 생명체의 구조를 모방하여, 디지털시스템에서 자가검출과 자가치유가 가능한 구조를 제안한다. 자가치유시스템은 인공 셀의 2차 배열과 여분의 인공 셀로 구성된다. 인공 셀은 멀티플렉서를 기본으로 한 로직블록(logic block)과 로직블록을 제어하기 위한 게놈블록(genome block)으로 구성된다. 인공 셀은 자가검출이 가능하도록 DCVSL (differential cascode voltage switch logic)구조로 설계된다. 만약 인공 셀에서 고장이 발생하면, 자가 검출되고 고장 난 인공 셀이 속한 열은 bypass기능만을 가지고 치유를 위해, 여분 셀과 이웃 셀을 이용하여 시스템을 재구성한다. 하이닉스 $0.35{\mu}m$공정을 이용해 $1.14{\times}0.99mm^2$의 코어면적을 가지는 2비트 업다운카운터를 제작하였고 회로시뮬레이션과 칩 테스트를 통해 검증하였다.

• 한국광학회지
• /
• 제10권1호
• /
• pp.73-79
• /
• 1999

1$\times$2, 1$\times$4 및 4$\times$4 LD-gate형 반도체 광스위치 모듈을 제작하였다. 스위치 소자와 광섬유와의 광결합을 위해서 테이퍼드 광섬유를 어레어로 제작하여 사용하였으며 30핀 버터플라이형 패키지로 완성하였다. 광 부푼 정렬 및 고정에서는 레이저 용접법 및 햄머링 공정을 이용하여 최초의 광정렬 값에서 평균 82%까지 복원하였다. 완성된 모듈에 대한 평가를 위해 전송 실험을 수행하였는데 1$\times$2 스위치 모듈이 삽입되었을 때 223-1의 단어길이를 갖는2.5Gbps 광신호에 대해서 전송패널티가 약0.5dB~2dB로 나타났으며, 광섬유의 분산특성에 의하여 발생하는 전송 패널티에 대해서는 50km 및 90km 광섬유에 대해서 각각 0.6dB 및 0.7dB의 작은 패널티가 발생하였다. 1$\times$4 및 4$\times$4 스위치 모듈을 이용한 전송특성 평가에서도 모두 -30dB 이하의 수신감도를 갖는 우수한 결과를 보였다.

• 지능정보연구
• /
• 제9권1호
• /
• pp.157-177
• /
• 2003

본 논문은 반도체 FAB공정의 수율개선 및 예측을 위해 데이터마이닝 기법을 적용한 사례를 소개한다. FAB 공정의 복잡성과 생산현장에서 수집되는 방대한 기술데이터로 인해 기존의 통계적 방법이나 엔지니어의 경험적 분석 방법만으로는 미처 파악하지 못하는 수율 저하 요인이 상당 수 존재한다. 본 논문은 먼저, FAB공정을 마친 웨이퍼에 불량 칩(chip)이 지리적으로 특정 위치에 집중적으로 발생하는 현상을 육안검사 대신 군집분석을 이용하여 데이터로부터 자동 판별할 수 있는 방법을 제안한다. 다음으로 연속패턴분석, 분류분석, RBF(Radial Base Function) 기법을 적용하여 수율 저하의 원인이 되는 문제 장비나 문제 파라미터를 신속, 정확하게 파악할 수 있도록 해 줄 뿐만 아니라 공정 진행 중인 제품의 미래 수율을 예측할 수 있도록 지원하는 방법을 제안한다. 또한 위 기법들을 반도체 FAB공정을 대상으로 국내 모 반도체 회사에서 정보시스템으로 구현한 Y2R-PLUS (Yield Rapid Ramp-up, Prediction, analysis ＆ Up Support) 시스템을 소개한다.

• 대한전자공학회논문지SD
• /
• 제39권7호
• /
• pp.57-65
• /
• 2002

본 논문에서는 CMOS로 구현된 2.5v 10-bit 300MSPS의 D/A 변환기를 제안하였다. 이를 위해 전체구조는 고속동작에 유리한 전류구동 방식의 8+2 분할 타입으로 상위 8-bit은 Thermometer Code 기법을 이용한 전류셀 매트릭스(Current Cell Matrix)로, 하위 2-bit은 이진 가중 전류열(Binary Weighted Current Array)로 설계하였다. 우수한 다이내믹 특성 및 고속 동작을 만족시키기 위해 낮은 글리치 에너지를 갖는 새로운 전류셀과 BDD(Binary Decision Diagram)에 의한 논리합성 기법을 활용한 새로운 역 Thermometer Decoder를 제안하였다. 제안된 DAC는 $0.25{\mu}m$, 1-Poly, 5-Metal, n-well CMOS 공정으로 제작되었으며, 유효 칩 면적은 $1.56mm^2$이고, 2.5V의 전원전압에서 84mW의 전력소모를 나타내었다. 모의실험 및 측정을 통해 최대 글리치 에너지는 0.9pVsec@fs=100MHz, 15pVsec@fs=300MHz로 나타났다. 또한 출력 주파수가 1MHz, 샘플링 주파수가 300MHz에서의 INL과 DNL은 약 ${\pm}$1.5LSB 이내로, SFDR은 45dB로 측정되었다.

• 전자공학회논문지C
• /
• 제36C권12호
• /
• pp.20-26
• /
• 1999

QPSK 통신 방식의 고속 통신 단말기에 필요한 저 전력 3V 6-bit 100MSPS CMOS ADC를 설계하였다. 제안된 ADC는 폴딩 블록, 래치 블록과 디지털 블록으로 구성하였다. 인터폴레이션 블록에서 pMOS를 전류원과 캐스코드형태로 합성하여 기존의 블록보다 선형적인 폴딩신호를 얻었으며 Kickback를 감소시키는 새로운 래치구조로 고속 ADC를 구현하였다. 설계된 칩의 Post-layout 시뮬레이션을 통하여 각 부분의 성능을 평가하였으며, 0.65um 2-poly 2-metal CMOS 공정으로 칩을 제작하였다. 제작된 칩은 대략 $1500{\mu}m{\times}1000{\mu}m$의 유효 칩 면적을 가지며, 실험결과 100MSPS의 속도로 3V 전원에서 40mW의 전력을 소모하며 INL은 ${\pm}0.6LSB$ 이내, DNL은 ${\pm}0.5LSB$ 이내, SNDR은 10MHz 입력 주파수에서 약 33dB의 실험결과를 얻었다.

• 반도체디스플레이기술학회지
• /
• 제7권1호
• /
• pp.1-5
• /
• 2008

In this paper, we fabricated pressure difference type gas flow sensor using only dry etching technology by ICP-RIE(inductive coupled plasma reactive ion etching). The sensor's structure consists of a common shear stress type piezoresistive pressure sensor with an orifice fabricated in the middle of the sensor diaphragm. Generally, structure like diaphragm is fabricated by wet etching technology using TMAH, but we fabricated diaphragm by only dry etching using ICP-RIE. To equalize the thickness of diaphragm we applied insulator($SiO_2$) layer of SOI(Si/$SiO_2$/Si-sub) wafer as delay layer of dry etching. Size of fabricated diaphragm is $1000{\times}1000{\times}7\;{\mu}m^3$ and overall chip $3000{\times}3000{\times}7\;{\mu}m^3$. We measured the variation of output voltage toward the change of gas pressure to analyze characteristics of the fabricated sensor. Sensitivity of fabricated sensor was relatively high as about 1.5mV/V kPa at 1kPa full-scale. Nonlinearity was below 0.5%F.S. Over-pressure range of the fabricated sensor is 100kPa or more.