• 전기전자학회논문지
• /
• 제19권1호
• /
• pp.94-100
• /
• 2015

본 논문에서는 U-MOSFET 내부의 기생 body 다이오드(PN diode)를 쇼트키 body 다이오드(Schottky body diode)로 대체한 50V급 전력 U-MOSFET을 제안하였다. 쇼트키 다이오드는 PN 다이오드와 비교 시, 역 회복 손실(reverse recovery loss)을 감소시킬 수 있는 장점을 가지고 있다. 따라서 전력 MOSFET의 기생 body 다이오드를 쇼트키 body 다이오드를 대신함으로써 역 회복 손실을 최소화 할 수 있다. 제안된 쇼트키 body 다이오드(Schottky body diode) U-MOSFET(SU-MOS)를 conventional U-MOSFET(CU-MOS)와 전기적 특성을 비교한 결과, 전달(transfer) 및 출력(output)특성, 항복(breakdown)전압 등 정적(static) 특성의 변화 없이 감소된 역 회복 손실을 얻을 수 있었다. 즉, 쇼트키 다이오드의 폭(width)이 $0.2{\mu}m$, 쇼트키 장벽 높이(Schottky barrier height)가 0.8eV일 때 첨두 역전류(peak reverse current)는 21.09%, 역 회복 시간(reverse recovery time)은 7.68% 감소하였고, 성능지수(figure of merit(FOM))는 35% 향상되었다. 제안된 소자의 특성은 Synopsys사의 Sentaurus TCAD를 사용하여 분석되었다.

• 센서학회지
• /
• 제26권2호
• /
• pp.79-84
• /
• 2017

The drain current of the SB MOSFET was analytically modeled by an equation composed of thermionic emission and tunneling with consideration of the image force lowering. The depletion region electron concentration was used to model the channel electron concentration for the tunneling current. The Schottky barrier width is dependent on the channel electron concentration. The drain current is changed by the gate oxide thickness and Schottky barrier height, but it is hardly changed by the doping concentration. For a GaN SB MOSFET with ITO source and drain electrodes, the calculated threshold voltage was 3.5 V which was similar to the measured value of 3.75 V and the calculated drain current was 1.2 times higher than the measured.

• EDISON SW 활용 경진대회 논문집
• /
• 제2회(2013년)
• /
• pp.234-237
• /
• 2013

본 논문에서는 실리콘 나노선 구조를 갖는 모스펫 (Metal-Oxide-Semiconductor Field Effect Transistors, MOSFETs)과 쇼트키 장벽 트랜지스터 (Schottky-Barrier(SB) MOSFETs, SB-MOSFETs)의 전기적인 특성을 양자역학적 시뮬레이션 계산을 통해 비교하였다. 쇼트키 장벽 높이 (Schottky Barrier, ${\phi}_{SBH}$)에 따른 SB-MOSFETs의 터널링 특성을 분석하고, 소스/드레인 (S/D) 길이가 변함에 따라 달라지는 S/D 저항을 계산하여, ${\phi}_{SBH}$가 0eV인 SB-MOSFETs의 On과 Off $I_D$ 비율 ($I_{ON}/I_{OFF}$)이 MOSFETs보다 개선될 수 있음을 보였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권1호
• /
• pp.66-74
• /
• 2012

In this paper, the impact of segregation layer density ($N_{DSL}$) and length ($L_{DSL}$) on scalability and analog/RF performance of dopant-segregated Schottky barrier (DSSB) SOI MOSFET has been investigated in sub-30 nm regime. It has been found that, although by increasing the $N_{DSL}$ the increased off-state leakage, short-channel effects and the parasitic capacitances limits the scalability, the reduced Schottky barrier width at source-to-channel interface improves the analog/RF figures of merit of this device. Moreover, although by reducing the $L_{DSL}$ the increased voltage drop across the underlap length reduces the drive current, the increased effective channel length improves the scalability of this device. Further, the gain-bandwidth product in a common-source amplifier based on optimized DSSB SOI MOSFET has improved by ~40% over an amplifier based on raised source/drain ultrathin-body SOI MOSFET. Thus, optimizing $N_{DSL}$ and $L_{DSL}$ of DSSB SOI MOSFET makes it a suitable candidate for future nanoscale analog/RF circuits.

• 센서학회지
• /
• 제31권4호
• /
• pp.271-277
• /
• 2022

We analyzed the effects of the interface trap on the output characteristics of an inversion mode n-channel GaN Schottky barrier (SB)-MOSFET based on the N_it distribution using TCAD simulation. As interface trap number density (N_it) increased, the threshold voltage increased while the drain current density decreased. Under N_it=5.0×10¹⁰ cm^-2 condition, the threshold voltage was 3.2 V for V_DS=1 V, and the drain current density reduced to 2.4 mA/mm relative to the non-trap condition. Regardless of the N_it distribution type, there was an increase in the subthreshold swing (SS) following an increase in N_it. Under U-shaped N_it distribution, it was confirmed that the SS varied depending on the gate voltage. The interface fixed charge (Q_f) caused an shift in the threshold voltage and increased the off-state current collectively with the surface trap. In summary, GaN SB-MOSFET can be a building block for high power UV optoelectronic circuit provided the surface state is significantly reduced.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권2호
• /
• pp.82-87
• /
• 2007

The electrical properties of metallic junction diodes and metallic source/drain (S/D) Schottky barrier metal-oxide-semiconductor field-effect transistor (SB-MOSFET) were simulated. By using the abrupt metallic junction at the S/D region, the short-channel effects in nano-scaled MOSFET devices can be effectively suppressed. Particularly, the effects of trap states at the metal-silicide/silicon interface of S/D junction were simulated by taking into account the tail distributions and the Gaussian distributions at the silicon band edge and at the silicon midgap, respectively. As a result of device simulation, the reduction of interfacial trap states with Gaussian distribution is more important than that of interfacial trap states with tail distribution for improving the metallic junction diodes and SB-MOSFET. It is that a forming gas annealing after silicide formation significantly improved the electrical properties of metallic junction devices.

• 대한전자공학회논문지SD
• /
• 제46권4호
• /
• pp.21-27
• /
• 2009

본 연구에서는 고온에서 Schottky barrier SOI nMOS 및 pMOS의 전류-전압 특성을 분석하기 위해서 Er 실리사이드를 갖는 SB-SOI nMOSFET와 Pt 실리사이드를 갖는 SB-SOI pMOSFET를 제작하였다. 게이트 전압에 따른 SB-SOI nMOS 및 pMOS의 주된 전류 전도 메카니즘을 온도에 따른 드레인 전류 측정 결과를 이용하여 설명하였다. 낮은 게이트 전압에서는 온도에 따라 열전자 방출 및 터널링 전류가 증가하므로 드레인 전류가 증가하고 높은 게이트 전압에서는 드리프트 전류가 감소하여 드레인 전류가 감소하였다. 고온에서 ON 전류가 증가하지만 드레인으로부터 채널영역으로의 터널링 전류 증가로 OFF 전류가 더 많이 증가하게 되므로 ON/OFF 전류비는 감소함을 알 수 있었다. 그리고 SOI 소자나 bulk MOSFET 소자에 비해 SB-SOI nMOS 및 pMOS의 온도에 따른 문턱전압 변화는 작았고 subthreshold swing은 증가하였다.

• EDISON SW 활용 경진대회 논문집
• /
• 제6회(2017년)
• /
• pp.372-375
• /
• 2017

Metal-oxide-semiconductor Field-Effect transistor (MOSFET)을 대체할 기술로서 제안된 Schottky Barrier MOSFET (SB-MOSFET)가 제시되고 있다. 본 연구에서는 SB-MOSFET와 MOSFET을 다양한 소자 파라미터를 변화시킴으로서 양자역학적 전하수송 계산을 바탕으로 특성을 분석한다. MOSFET과 SB-MOSFET은 채널 두께 ($T_{Si}$)가 감소함에 따라 전류량은 증가하고 SS와 DIBL은 증가하였고 Overlap에서는 SS와 DIBL이 커지고 Underlap에서는 작아짐을 보였고 SB-MOSFET는 특히 그 폭이 컸다. 또한 SB 높이가 낮을수록 SB-MOSFET의 전류량이 증가하고 SS는 감소하였고 마찬가지로 Source와 Drain doping concentration이 낮을수록 MOSFET의 전류량은 증가하고 SS는 감소하였다. MOSFET과 SB-MOSFET의 경향은 대체로 비슷하나 변화량의 차이 등이 있었다.

• EDISON SW 활용 경진대회 논문집
• /
• 제3회(2014년)
• /
• pp.450-453
• /
• 2014

쇼트키 장벽 모스펫(Schottky barrier MOSFETs : SB-MOSFETs)은 SB높이(${\Phi}_B$)에 매우 민감하다. 그래서 ${\Phi}_B$를 줄이는 공정 방법에 대한 연구가 활발히 진행 중이다. 이러한 ${\Phi}_B$를 측정할 때, SB-MOSFETs에서가 아닌 SB 다이오드에서 측정이 이뤄지고 있다. 본 논문에서는 ${\Phi}_B$를 SB-MOSFETs에서 측정 할 수 있는 방법을 제안하고 전산모사를 통하여 채널의 길이와 두께, Overlap / Underlap 구조, 온도 등에 대한 의존성을 살펴 보았다. 그 결과 채널의 길이와 두께, Overlap / Underlap 구조에 따른 의존성은 없는 것으로 확인되었다. 하지만 20nm 이하의 채널의 소자에 대해서는 소스/드레인간 터널링 전류로 인해 정확한 ${\Phi}_B$ 측정이 불가능하였다. 그리고 저온에서 측정할 때 정확도가 높아짐을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 F
• /
• pp.2568-2571
• /
• 1999

Recently, new trend in telecommunication device is to apply low voltage, about 3.3V-1.5V. However, it is undesirable in view of high efficiency and power desity which is the most important requirement in the distributed power system. Rectification loss in the output stage in on-board converter for distributed power system are constrained to obtain high efficience at low output voltage power suppies. This paper is investigated conduction power loss in synchronouss rectifier with a parallel -connected Schottky Barrier Diode(SBD). Conduction losses are calculated for both MOSFET and SBD respectively. The SBD conduction power loss dissipates more than the MOSFET rectifier conduction power loss.