• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.617-626
• /
• 2010

본 논문에서는 광혼합 방식으로 서브 밀리미터 및 테라헤츠 대역 연속파 신호를 발생시키는 기법 중 가장 널리 사용되는 광반송파가 억제된 양측 대역 발생 방식(Double Sideband-Suppressed Carrier: DSB-SC)을 이용하여 발생된 연속파(Continuous Wave: CW) 신호의 위상 잡음 개선을 위하여 광신호의 편광과 위상 제어 기법을 제안하고 실험적으로 증명하였다. 광신호의 편광 및 위상 제어 기법은 일반적인 DSB-SC 신호와 DSB-SC 신호에 포함된 광반송파와 동일한 파장과 위상차를 가지며, 광반송파의 편광 성분 중 하나의 편광 성분만을 갖도록 편광제어된 광신호를 결합하여 광혼합하는 방법이다. 실험 및 측정 결과, 서브 밀리미터파 대역 CW 신호의 크기는 1.5 dB 증가하였으며, 위상 잡음 특성은 약 3 dB@10 kHz offset frequency 개선됨을 확인하였다. 따라서 본 논문의 결과는 광신호의 위상 및 편광 성분 제어만으로 광반송파를 효과적으로 억제하여 서브 밀리미터 및 테라헤르츠 대역 CW 신호의 특성을 개선함으로써 광혼합 방법을 이용한 밀리미터파 및 테라헤르츠파 대역 CW 신호 발생기의 저가화를 위한 기본적인 데이터로서 활용 가치가 높다.

• 전자공학회논문지SC
• /
• 제43권6호
• /
• pp.27-32
• /
• 2006

전기 저항식 습도 센서를 이용하여 온도 보상된 습도계를 개발하였다. 개발된 습도계는 사인파 발생기, 대수 변환기, 정류기, 그리고 증폭기로 구성되며, 사용된 센서의 선형화와 온도 보상을 수행한다. 습도계의 동작 원리를 제시하였고, 실험 결과들을 이용하여 이론적인 예측의 타당성을 증명하였다. 실험 결과는 습도계의 변환 감도가 약 24.8 mV/%RH이고 변환 특성의 선형 오차가 30에서 80 %RH의 상대습도 범위에서 17.2 %보다 작다는 것을 보여준다. 실험 결과는 또, 출력 전압의 온도 계수가 22에서 $40^{\circ}C$의 온도 범위에서 $10149ppm/^{\circ}C$ 이하라는 것을 보여준다.

• 전자공학회논문지SC
• /
• 제38권2호
• /
• pp.50-55
• /
• 2001

저 전력을 소모하는 새로운 방식의 논리회로를 설계하여 이의 성능실험을 위해 패리티체커를 구성하여 시뮬레이션 하였다. 기존의 저전력 소모용으로 설계된 논리회로(CPL, DPL, CCPL 등)들은 패스 트랜지스터를 통과하면서 약해진 신호를 풀 스윙 시키기 위해서 인버터를 사용하는데, 이 인버터가 전력소모의 주원인이 되고 있음이 본 논문에서 시뮬레이션 결과 밝혀졌다. 따라서 본 본문에서는 인버터를 사용하지 않고 신호를 풀스윙 시킬 수 있는 회로를 고안하였다. 기존의 CCPL게이트로 구성한 패리티체커에 비해 본 논문에서 제안한 게이트로 구성된 것이 33%의 전력을 적게 소모하는 것으로 시뮬레이션 결과 나타났다.

• 전자공학회논문지SC
• /
• 제46권1호
• /
• pp.68-75
• /
• 2009

본 논문에서는 이중 보간 방식을 기반으로 1/4-rate 클록을 이용하는 효율적인 CDR을 제안하였다. 제안한 CDR은 다채널 송수신기에서 다중 위상 클록을 이용하여 클록 주파수를 줄일 경우 필요한 클록의 수가 증가하여 이들 클록을 공급할 때 소모되는 전력과 하드웨어적 부담이 증가한다는 단점을 극복하는 것을 목표로 설계되었다. 이를 위해 1/2-rate 클록 방식과 동일한 공급 클록 수를 유지하면서 각각의 복원부에서 추가로 필요한 클록을 플립플롭을 이용하지 않고 인버터만으로 생성하였다. 이로 인해 보다 높은 전송률의 요구 시 장애 요인 중 하나인 클록 생성기의 주파수를 낮추어 고속 전송을 가능케 하였으며, 공급 클록의 수를 증가시키지 않고 1/4-rate 주파수의 클록을 이용함으로써 CDR을 저전력화하였다.

• 대한전자공학회논문지
• /
• 제27권4호
• /
• pp.620-627
• /
• 1990

A software tool implementing cascaded SCF (Switched Capacitor Filter) is developed. A comprehensive procedure is described for the design of cascaded SCF, and some design considerations are discussed. In program several user-selectable filter approximation techniques, and two optimising methods which reduce the total capacitance are included. Analysis of the partial positive feedback and the effect of clock frequency to total capacitance are presented in detail. Two pratical examples are given to prove its validity in reducing the total capacitance. Developed tool can be used for general SCF generator.

• 한국산학기술학회논문지
• /
• 제11권12호
• /
• pp.4984-4990
• /
• 2010

기존의 DC-DC Converter에서는 전압 변화 및 에너지 축적소자로서 자성부품인 인덕터를 사용하여 자속 발생에 의한 전력 손실로 효율이 낮아지고, 자성부품의 부피가 크고 무거우며 가격이 비싸 반도체 칩으로 집적화하기에 문제점을 가지고 있다. 이러한 문제점을 개선하기 위해 본 논문에서는 인덕터없는 스위치드 커패시터 방식을 이용한 저전력 강압형 CMOS DC-DC Converter를 제안한다. 제안된 DC-DC Converter는 0.5um 공정을 이용하여 설계하였으며, 설계된 DC-DC 컨버터는 200kHz의 주파수로 동작하며 96%이상의 전력효율을 cadence 시뮬레이션을 통하여 얻을 수 있다.

• 한국멀티미디어학회논문지
• /
• 제15권5호
• /
• pp.615-623
• /
• 2012

본 논문에서는 재난 지역을 고려한 T-DMB 자동재난경보서비스 수신 모델을 제안한다. 제안한 수신 모델에서는 T-DMB 신호를 수신하고 있는 단말기의 위치를 자동으로 파악한 후, 단말기가 재난이 발생한 지역과 밀접한 위치에 있을 경우에만 재난 메시지를 단말기에 표시한다. 단말기의 위치를 파악하기 위해서는 먼저 T-DMB 전송 프레임 중 동기 채널(synchronization channel, SC)의 널 심볼(null symbol)에 포함된 중계기 정보인 TII (transmitter identification information) 신호로부터 중계기의 식별 정보를 획득한 후, 이 값을 중계기의 위치 정보가 전송되는 FIG 0/22의 데이터 필드에서 찾아 해당 중계기의 위치를 계산한다. 이와 같이 계산된 중계기의 위치를 단말기의 위치로 설정하고, 이를 재난이 발생한 지역과 비교하여 인접한 지역일 경우에만 해당 재난 메시지를 단말기에 표출한다. 이를 검증하기 위한 실험에서는 테스트용으로 제작된 재난 메시지들을 T-DMB 송출기를 통해 실제 송출하여 테스트를 진행하였다.

• 한국정밀공학회지
• /
• 제19권7호
• /
• pp.171-179
• /
• 2002

STEP-NC is the next generation CNC controller taking STEP-based data model as the interface scheme (or language) between CAM and CNC, and carrying out various intelligent functions. At the moment, efforts are being made worldwide to establish international standard for the new interface scheme formalized as ISO14649. As the new language is being established, increasing attention is being paid to the development of the new CNC. Korea STEP-NC is an integrated STEP-NC system taking ISO 14649 as an input, and carrying out various intelligent functions. It is composed of 5 modules: 1) Shop Floor Programming System (PosSFP), 2) Tool Path Generator (PosTPG), 3) Tool Path Viewer (PosTPV), 4) Man Machine Interface (PosMMI), and 5) CNC Kernel (PosCNC). Distinguished from other prototypes (of Europe and USA), the Korea STEP-NC is top-down designed, and bottom-up implemented comprehensively incorporating all the crucial components for realizing the full benefit of STEP-NC paradigm, without using any existing commercial CAD/CAM systems and CNC kernels. The Korea STEP-NC prototype was successfully demonstrated and evaluated in the ISO conventions Together with prototypes of Europe and USA, Korea STEP-NC will be used as a reference system fur the Triangular Conformance Test to be jointly carried out by ISO TC184 SC1, SC4, and IMS Project.

• 전자공학회논문지SC
• /
• 제43권5호
• /
• pp.44-59
• /
• 2006

DNA 컴퓨터의 계산 수준을 분자 수준으로 끌어내려 막대한 병렬성을 확보하고, 보다 효율적인 정보 처리를 가능케 해 차세대 컴퓨팅 기법으로서의 위치를 확고히 하고 있다. 그러나 DNA 컴퓨팅은 실제 실험을 통해 계산 모델 및 알고리즘을 검증하기 때문에 많은 연산 시간을 필요로 한다. 따라서 빠른 계산 모델 및 알고리즘의 검증을 위해 시뮬레이터인 NACST가 개발되었다. 그러나 NACST에 포함된 서열생성 시스템의 반복적인 연산 특징 때문에 이 또한 많은 연산시간을 필요로 하게 되었다. 따라서 시뮬레이션 시간 단축을 위한 서열생성 시스템의 효율적인 하드웨어 구조가 요구된다. 이에 본 논문은 DNA 코드 최적화 부분의 연산시간이 NACST 연산시간의 약 95% 이상을 차지한다는 점을 착안하여 DNA 서열 생성 시스템에 병렬 기법과 Pipeline 기법을 적용하였고 적합도 함수 간 연산을 공유시켜 연산의 양을 대폭 줄이고 분배해 시뮬레이션 시간을 크게 줄일 수 있는 하드웨어 구조를 제안하고 검증하였다. 실험 결과 제안된 하드웨어는 기존 소프트웨어에 비해 약 467배 이상의 연산시간 감소를 보였으며 DNA 서열 생성 성능은 기존과 동일함을 보였다.

• 전자공학회논문지SC
• /
• 제46권2호
• /
• pp.22-27
• /
• 2009

본 논문에서는 LCD 구동 모듈 PCB의 기능 검사를 위한 자동 검사 시스템인 EVT (Emulated Vision Tester)를 제안하고 구현하였다. 기존의 대표적인 자동검사 방법으로는 전기적 검사나 영상기반 검사방식이 있으나 전기적 검사만으로는 Timing이 주요한 변수가 되는 LCD 장비에서는 검출할 수 없는 구동불량이 존재하며 영상기반 검사는 영상획득에 일관성이 결여되거나 Gray Scale의 구분이 불명확하여 검출결과의 재현성이 떨어진다. EVT 시스템은 Pattern Generator에서 인가된 입력 패턴 신호와 구동 모듈을 통한 후 출력되는 디지털 신호를 직접 비교하여 패턴을 검사하고 아날로그 신호 (전압, 저항, 파형)의 이상 여부도 신속 정확하게 검사할 수 있는 하드웨어적인 자동 검사 방법이다. 제안된 EVT 검사기는 높은 검출 신뢰도와 빠른 처리 속도 그리고 간결한 시스템 구성으로 원가 절감 및 전공정 검사 자동화의 실현을 가능케 하는 등 많은 장점을 가진다.