• 한국전자파학회논문지
• /
• 제8권2호
• /
• pp.107-115
• /
• 1997

본 논문에서는 23 GHz 국간(Point-to-point) 통신용 Push-Push발진기를 Split Ring 공진기(Split Ring Resonator)를 사용하여 설계, 제작하였다. Split Ring 공진기(SRR)는 둥가회로를 이용한 이론적인 해석 및 MPIE(Mixed Potential Integral Equation)수칙해석 툴을 이용 해석하였다. 이 해석된 결과를 사용하여 전송 모드로 마이크로 스트립 라인과 결합된 SRR를 분석하였다. 제작된 발진기은 23 GHz에서 출력 전력은 4dBm, 기본 주파수 및 3차 고조파 억제는 - 20 dBc, - 34 dBc의 특성과 발진주파수에서 1 MHz offset에서 -109 d dEc/Hz의 SSB위상잡음 및 1.4%의 변환 효율을 나타내었다. 이 실험결과는 이론 및 시뮬레이션 결과와 일치함을 알 수 있다.

• 한국정보통신학회논문지
• /
• 제17권7호
• /
• pp.1538-1543
• /
• 2013

평면형 마이크로스트립 공진기를 이용한 고주파 발진기의 단점인 위상잡음 특성을 개선하기 위해 본 논문에서는 분리형 링 공진기를 제안하였다. 제안된 공진기를 이용하여 위상잡음 특성 개선 효과를 나타내기 위해 발진기를 설계하여, 5.8GHz 기본 주파수에서 7.22dBm의 출력과 -83.5 dBc@100kHz의 위상잡음 특성을 나타내었다. 이것은 ${\lambda}/4$ 마이크로스트립 공진기를 이용한 발진기와 비교하여 위상잡음 특성이 9.7dB 정도 개선되었다. 다음은 제안된 공진기에 버랙터다이오드를 추가하여 전압제어발진기를 구현하였다. 발진기의 특성은 최소 5.833 GHz에서 최대 5.845 GHz 까지 125 MHz 정도의 튜닝범위를 가지고, -118~-115.5 dBc/Hz@100 KHz의 위상잡음 특성을 갖는다. 본 논문의 발진기는 평면형 구조로 쉬운 작업공정과 소형화 특성 때문에 MIC 또는 MMIC 분야의 설계에 응용될 수 있을 것이다.

• 한국정보통신학회논문지
• /
• 제8권8호
• /
• pp.1713-1718
• /
• 2004

MOSFET의 1/f 잡음은 개별 Random Telegraph Signal(RTS)의 중첩에 의해 생성되는 것으로 알려져 있다. 본 연구는 CMOS 링발진기 노드에 병렬로 RTS 전류원을 연결하여 1/f 잡음에 의한 Jitter를 분석하였다. RTS의 진폭 변화에 따른 Jitter 및 Jitter Ratio의 변화를 조사하여 RTS 진폭과 Jitter 및 Jitter Ratio의 크기가 선형적으로 비례함을 밝혔고, 링발진기의 출력 FFT를 분석하여 Jitter의 원인이 높은 차수의 고주파 위상잡음에 있음을 밝혔다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권6호
• /
• pp.671-677
• /
• 2015

A novel phase interpolator (PI) based linear model of multipath ring oscillator (MPRO) is described in this paper. By modeling each delay cell as an ideal summer followed by a single pole RC filter, the oscillation frequency is derived for a 4-stage differential MPRO. It is analytically proved that the oscillation frequency increases with the growth of the forwarding factor ${\alpha}$, which is also confirmed quantitatively through simulation. Based on the proposed model, it is shown that the power to frequency ratio keeps constant as the speed increases. Running at the same speed, a 4-stage MPRO can outperform the corresponding single-stage ring oscillator (SPRO) with 27% power saving, making MPRO with a large forwarding factor ${\alpha}$ an attractive option for lower power applications.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.883-884
• /
• 2015

본 논문에서는 온도 변화에 따라 출력특성을 제어할 수 있는 링 발진기 회로를 살펴보고자 한다. 제어 가능한 온도특성을 가지는 링 발진기는 온도 측정이 필요한 다양한 시스템에서 응용될 수 있다. 이러한 링 발진기는 온도에 따라 바이어스 전류를 제어할 수 있는 전류원과 NOT 게이트를 이용하여 구성하였다.

• 한국정보기술학회논문지
• /
• 제17권3호
• /
• pp.43-50
• /
• 2019

본 논문에서는 수직 분할 링 공진기(VSRR, Vertical Split Ring Resonator)를 적용하여 전기적 크기를 축소시킨 발진기를 제안하였다. VSRR은 유전체 기판의 상면과 하면에 일렬로 놓인 마이크로스트립 라인간에 발생하는 커패시턴스와 인덕턴스에 의해서 공진기로 동작하는 분리형 링 공진기(Split Ring Resonator)형태이며, 마이크로스트립 라인을 이용한 일반적인 hairpin 형태 또는 평면형 링 공진기에 비해 공진 회로의 전기적 크기를 축소할 수 있는 장점이 있다. 본 논문에서는 S-band에서 동작하는 VSRR을 설계하고, 이를 공진회로로 사용한 발진기를 설계 및 구현한 결과를 제시하였다. 제안된 발진기는 2.4GHz에서 5.9dBm의 출력을 나타내었으며, 오프셋 주파수 100kHz에서 -112.58dBc@Hz, 1MHz에서 -137.36dBc@Hz의 위상잡음 특성을 나타내었다.

• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.721-727
• /
• 2021

본 논문은 게이티드 링 발진기를 이용한 UWB(Ultar-wideband) 임펄스 생성기 구조에 관한 내용이다. 기존 구조에서 필요로 하던 수 GHz의 발진기 및 PLL 회로를 게이티드 링 발진기로 대체하여 회로의 복잡도와 전력 낭비를 줄였다. 제안하는 방식은 링 발진기의 Head switch에 인가되는 Enable 신호의 길이를 조정함으로써 필요한 구간에만 발진기를 동작시키고 임펄스를 생성함으로써 출력 없이 쉬는 시간 동안 낭비되는 전력을 줄였다. 그리고 카운터를 통한 Pulse shaping 방법을 통해 사이드 로브의 발생을 억제하고 주파수 대역 변경을 위해 중심 주파수 변경시 대역폭 변화를 막을 수 있었다. 설계된 UWB 임펄스 생성기는 디지털 비트를 조정함으로써 6.0GHz에서 8.8GHz의 중심 주파수를 변경할 수 있으며 또한 사용 대역폭을 약 1.5GHz로 유지할 수 있음을 검증하였다.

• Transactions on Electrical and Electronic Materials
• /
• 제18권4호
• /
• pp.185-189
• /
• 2017

This paper proposes a low power frequency divider for an integrated CMOS phase-locked loop (PLL). An injection-locked frequency divider (ILFD) was designed, along with a current-mode logic (CML) frequency divider in order to obtain a broadband and high-frequency operation. A ring oscillator was designed to operate at 1.2 GHz, and the ILFD was used to divide the frequency of its input signal by two. The structure of the ILFD is similar to that of the ring oscillator in order to ensure the frequency alignment between the oscillator and the ILFD. The CML frequency divider was used as the second stage of the divider. The proposed frequency divider was applied in a conventional PLL design, using a 0.18 ${\mu}m$ CMOS process. Simulation shows that the proposed divide-by-two ILFD and the divide-by-eight CML frequency dividers operated as expected for an input frequency of 1.2 GHz, with a power consumption of 30 mW.

• 한국전자파학회논문지
• /
• 제23권4호
• /
• pp.468-474
• /
• 2012

본 논문은 기판 직접형 도파관(SIW)에 complementary split ring resonator(CSRR)이 탑재된 저위상 잡음 발진기를 제안한다. SIW 캐비티의 unloaded Q-factor는 CSRR을 삽입하여 높아졌고, 그 값은 1960을 나타내고 있다. 높은 Q-factor를 나타내는 SIW 캐비티 공진기에 대한 이론적인 분석과 설계 과정이 제시되어 있으며, 설계된 회로가 11.3 dBm의 출력 파워와 1-MHz 오프셋에서 -127.9 dBc/Hz의 위상 잡음을 갖는 9.3 GHz의 신호를 발생시킴을 실험적으로 보여주고 있다.

• 한국정보통신학회논문지
• /
• 제16권12호
• /
• pp.2589-2594
• /
• 2012

평면형 마이크로스트립 공진기를 이용한 고주파 발진기의 단점인 위상잡음 특성을 개선하기 위해 본 논문에서는 링형 DGS 공진기를 제안하고, 이것을 이용하여 위상잡음 특성이 개선된 5.8 GHz 대역의 발진기를 설계, 구현하였다. 링형 DGS 공진기는 $50{\Omega}$ 전송선로 밑면에 링 모양으로 식각된 접지면을 갖는 구조이다. 발진기의 특성은 5.8 GHz 기본 주파수에서 6.1 dBm의 출력과 -82.7 dBc@100kHz의 위상잡음 특성을 나타내었다. 제안된 DGS 공진기의 에칭된 갭 사이에 버랙터 다이오드 실장하여 전압제어 발진기를 설계하였다. 본 논문의 발진기는 평면형 구조로 쉬운 작업공정과 소형화 특성 때문에 MIC 또는 MMIC 분야의 발진기 설계에 응용될 수 있을 것이다.