• ETRI Journal
• /
• 제37권6호
• /
• pp.1176-1187
• /
• 2015

This work proposes a highly efficient sensorless motor driver chip for various permanent-magnet synchronous motors (PMSMs) in a wide power range. The motor driver chip is composed of two important parts. The digital part is a sensorless controller consisting mainly of an angle estimation block and a speed control block. The analog part consists of a gate driver, which is able to sense the phase current of a motor. The sensorless algorithms adapted in this paper include a sliding mode observer (SMO) method that has high robust characteristics regarding parameter variations of PMSMs. Fabricated SMO chips detect back electromotive force signals. Furthermore, motor current-sensing blocks are included with a 10-bit successive approximation analog-to-digital converter and various gain current amplifiers for proper sensorless operations. Through a fabricated SMO chip, we were able to demonstrate rated powers of 32 W, 200 W, and 1,500 W.

• 대한전자공학회논문지SD
• /
• 제48권10호
• /
• pp.54-61
• /
• 2011

본 논문에서는 intrinsic-body cylindrical/surrounding gate SOI MOSFET의 I-V 특성 도출을 위한 간단한 해석적 모델을 제시하였다. Intrinsic 실리콘 채널 영역에서의 Poisson 방정식과 gate oxide 내에서의 Laplace 방정식을 해석적으로 풀어 소스와 드레인 양단 끝에서의 표면 전위 분포를 bisection method를 이용하여 구하였다. 구해진 표면 전위를 바탕으로 closed-form의 I-V 특성 식을 도출하였다. 도출된 I-V 특성 표현 식을 모의 실험한 결과, 소자의 parameter와 가해진 bias 전압에 대한 비교적 정확한 의존성을 확인할 수 있었다.

• 한국전기전자재료학회논문지
• /
• 제36권4호
• /
• pp.385-390
• /
• 2023

In this paper, the 1,700 V level SiC-based power MOSFET device widely used in electric vehicles and new energy industries was designed, that is, a single trench gate power MOSFET structure and a double trench gate power MOSFET structure were proposed to analyze electrical characteristics while changing the design and process parameters. As a result of comparing and analyzing the two structures, it can be seen that the double trench gate structure shows quite excellent characteristics according to the concentration of the drift layer, and the breakdown voltage characteristics according to the depth of the drift layer also show excellent characteristics of 200 V or more. Among them, the trench gate power MOSFET device can be applied not only to the 1,700 V class but also to a voltage range above it, and it is believed that it can replace all Si devices currently applied to electric vehicles and new energy industries.

• 한국산학기술학회논문지
• /
• 제17권12호
• /
• pp.120-127
• /
• 2016

본 연구에서는 수문의 설치방향에 따른 최적의 설치방향을 규명하기 위하여, 모형 제작에 의한 수문 진동실험을 수행하고, 진동특성이 연구되어진다. 47.5m 원형게이트가 아크릴을 사용하여 1:31 축척으로 제작되고, 납으로 질량이 보완된다. 먼저 모형을 검증하기 위하여 모형의 고유진동수가 측정되고, 원형 수문의 유한요소 해석 값으로 부터 환산된 고유진동수와 비교된다. 모형은 1.6m 폭을 갖는 콘크리트 수로에서 정방향과 역방향 설치에 따른 각각의 실험이 이루어 졌다. 각 방향 실험에서는 수문 개방고와 상하류 수위에 따른 여러 조건에서 수직진동이 측정되어 졌다. 실험결과를 바탕으로 정뱡향과 역방향 설치에 대한 진동현상을 서로 비교 분석하였다. 정방향 모형은 수문이 많이 열렸을 때 하단부의 수평트러스 부재를 치는 뒤돌아 치는 와류에 의하여 진동이 크게 발생하였고, 작은 개방고에서 suction force에 의한 진동이 발생하였다. 그러나 역방향 모형에서는 이러한 현상이 발생하지 않는다. 마지막으로 95m 수문의 진동실험결과와 본 47.m의 실험결과를 같이 비교하여 평가하였다. 실험결과 여러 실험 조건에서 진동이 작게 측정되는 역방향 배치 모형이 더 합리적인 것으로 분석되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권3호
• /
• pp.263-267
• /
• 2014

Super junction trench gate power MOSFETs have been receiving attention in terms of the trade-off between breakdown voltage and on-resistance. The vertical structure of super junction trench gate power MOSFETs allows the on-resistance to be reduced compared with conventional Trench Gate Power MOSFETs. The heat release of devices is also decreased with the reduction of on-resistance. In this paper, Lattice Temperature of two devices, Trench Gate Power MOSFET and Super junction trench gate power MOSFET, are compared in several temperature circumstance with the same Breakdown Voltage and Cell-pitch. The devices were designed by 100V Breakdown voltage and measured from 250K Lattice Temperature. We have tried to investigate how much temperature rise in the same condition. According as temperature gap between top of devices and bottom of devices, Super junction trench gate power MOSFET has a tendency to generate lower heat release than Trench Gate Power MOSFET. This means that Super junction trench gate power MOSFET is superior for wide-temperature range operation. When trench etching process is applied for making P-pillar region, trench angle factor is also important component. Depending on trench angle, characteristics of Super junction device are changed. In this paper, we focus temperature characteristic as changing trench angle factor. Consequently, Trench angle factor don't have a great effect on temperature change.

• 전기의세계
• /
• 제14권6호
• /
• pp.1-7
• /
• 1965

This paper provides the analysis of the differential amplifier using the insulated gate, metala-oxide-semiconductor type field-effect-transistor(MOS FET), for its active element and the power drift of the amplifer. From these analytical considerations some design standardsn were found for the MOS FET differential amplifier available for the measurement of the very small current (pico-ampare range). A differential amplifier was designed and built in the view of above considerations. Its equivalent input gate voltages of the thermal drift and the power drift were 0.57mV/.deg. C in the range 25.deg. C-60.deg. C and 8.8mV/V in the range of 20% drift of its orginal value, respectively.

• 한국해양학회지
• /
• 제30권4호
• /
• pp.262-270
• /
• 1995

금강 하구언 갑문의 폐쇄에 따른 금강하구의 물리, 퇴적학적 특성변화를 살펴 보 았다. 갑문쇄 이후 최대조류 유속은 갑문개방 시기에 비하여 약 30-40% 감소하였다. 또한 금강하구의 수괴유동이 둔화되어, 염분 및 수괴투명도의 수직적 성충(vertical stratification)이 형성되었다. 이에 따라 금강하구는 갑문개방기의 완전혼합형 (wellmixed type) 하구로부터 갑문쇄 이후에는 부분혼합형(partially-mixed type) 또 는 염쇄기형(salt-wedge type)하구로 변이하였다. 갑문이후 부유물함량은 표층에서 1 0∼100 mg/l의 범위로 측정되어, 갑문개방기에 비하여 약 1/4∼1/3의 수준으로 뚜렷하 게 감소하였다. 이와 같은 부유물함량의 감소경향은 첫째 조류유속이 감소하여 해저퇴 적물의 저층재부유 현상이 감소하였고, 둘째 수괴의 수직적성층이 형성되어 저층 혼탁 수의 상부확산이 둔화되었기 때문으로 변이하였고, 세립질 부유퇴적물의 퇴적작용이 보다 활발하게 나타날 것으로 예상된다.

• 한국인터넷방송통신학회논문지
• /
• 제10권6호
• /
• pp.243-249
• /
• 2010

본 논문에서는 대칭형 이중 게이트 MOSFET의 회로해석에 대한 등가모델을 제시하고자 해석적 모델을 연구하였다. 본 연구의 해석적 모델에 사용된 방법은 2차원 포아송 방정식의 해를 가정하여 표면 전위 관계식을 유도하여 실리콘 몸체 내의 전위분포를 풀어 드레인 전압 변화에 대한 문턱전압 관계식을 도출하였다. 단채널 및 장채널 실리콘 채널에서 모두 해석이 가능한 해석적 모델을 적용 가능하도록 하기 위해 MOSFET의 채널 길이에 따른 제한된 지수함수를 적용함으로써 수백 나노미터까지 해석이 가능한 대칭형 이중 게이트 MOSFET 해석적 모델을 연구하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제5권3호
• /
• pp.195-203
• /
• 2005

Recently, a novel multi-bit nonvolatile memory based on double gate (DG) MOSFET is proposed to overcome the short channel effects and to increase the memory density. We need more complex voltage schemes for DG MOSFET devices. In view of peripheral circuits driving memory cells, one should consider various voltage sources used for several operations. It is one of the key issues to minimize the number of voltage sources. This criterion needs more caution in considering a DG nonvolatile memory cell that inevitably requires more number of events for voltage sources. Therefore figuring out the permissible range of operating bias should be preceded for reliable operation. We found that reliable operation largely depends on the depletion conditions of the silicon channel according to charge amount stored in the floating gates and the negative control gate voltages applied for read operation. We used Silvaco Atlas, a 2D numerical simulation tool as the device simulator.

• 한국전기전자재료학회논문지
• /
• 제24권8호
• /
• pp.609-615
• /
• 2011

This paper is studied for the improvement of the characteristics of gate oxide with 3-nm-thick gate oxide by deuterium ion implantation methode. Deuterium ions were implanted to account for the topography of the overlaying layers and placing the D peak at the top of gate oxide. A short anneal at forming gas to nitrogen was performed to remove the damage of D-implantation. We simulated the deuterium ion implantation to find the optimum condition by SRIM (stopping and range of ions in matter) tool. We got the optimum condition by the results of simulation. We compare the electrical characteristics of the optimum condition with others terms. We also analyzed the electrical characteristics to change the annealing conditions after deuterium ion implantation. The results of the analysis, the breakdown time of the gate oxide was prolonged in the optimum condition. And a variety of annealing, we realized the dielectric property that annealing is good at longer time. However, the high temperature is bad because of thermal stress.