• 대한전자공학회논문지SD
• /
• 제39권1호
• /
• pp.67-75
• /
• 2002

본 논문에서는 대략적인 PEEC 방법에 대해 논의 하고, 도선에 대하여 PEEC 등가회로를 구성하였으며, 주어진 등가회로로 부터 시스템의 행렬을 구하고, 이 행렬을 수치 해석적인 방법을 이용한 시뮬레이션을 수행하여 노드에서의 전압과 전류를 구하였다. PEEC 등가 회로를 구성하기 위해서, PEEC 등가 회로를 구성하는 성분(R, L, C)을 유한 요소법(finite element method)을 이용한 시뮬레이터를 이용하여 추출하였으며, 생성된 등가 회로에 대한 과도 해석을 수행하였다.

• Journal of Microbiology and Biotechnology
• /
• 제30권3호
• /
• pp.359-367
• /
• 2020

Neurodegenerative disorders in the elderly are characterized by gradual loss of memory and cognitive function. Oxidative stress caused by reactive oxygen species is associated with progressive neuronal cell damage and death in Alzheimer's disease, one of the most common neurodegenerative disorders. An edible brown seaweed, Ecklonia cava, contains a variety of biologically active compounds such as phlorotannins. In this study, we comparatively evaluated the total phenolic content, antioxidant capacity, and neuroprotective effects of the phlorotannin-rich extract from E. cava (PEEC). The total phenolic content of PEEC and dieckol was 810.8 mg gallic acid equivalents (GAE)/g and 996.6 mg GAE/g, respectively. Antioxidant capacity of PEEC was 1,233.8 mg vitamin C equivalents (VCE)/g and 392.1 mg VCE/g determined using ABTS and DPPH assays, respectively, while those of dieckol were 2,238.4 mg VCE/g and 817.7 mg VCE/g. High-performance liquid chromatography results revealed 48.08 ± 0.67 mg dieckol/g of PEEC. PEEC had neuroprotective effects in pheochromocytoma (PC-12) and human neuroblastoma (SH-SY5Y) cells against H₂O₂- and AAPH-induced oxidative damage, partly due to reduced intracellular oxidative stress. PEEC treatment inhibited acetylcholinesterase and butyrylcholinesterase in a dose-dependent manner. Taken together, these findings suggest that PEEC is a good source of antioxidants and neuroprotective materials.

• 한국전자파학회논문지
• /
• 제14권8호
• /
• pp.823-829
• /
• 2003

고주파용 마이크로스트립 선로의 모델링에 필수적인 인덕턴스의 빠른 추출을 위해서 고속화 알고리즘(fast mutilpole method)과 결합된 적응 PEEC 격자분할법(adaptive PEEC grid refinement algorithm)을 제안하였다. 격자의 세분화는 마이크로스트립 선로의 구조와 사용주파수에 따른 전류분포에 적합하도록 이루어졌는데, 이 적응 격자는 주로 전류분포가 높은 영역에서 더 세분화된다. 이 기법을 이용하여 마이크로스트립 선로의 인덕턴스를 구하였고, 계산결과는 빠르게 수렴하여 계산시간과 격자 수를 줄이는데 효율적임을 보였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 하계학술대회 논문집 Vol.4 No.2
• /
• pp.669-672
• /
• 2003

With the advances on wireless internet technology, many research on minimization of wireless LAN is on the progress. To apply passive components in MCM, characteristic analysis of passive components is essential. In this paper, three square spiral inductors were modeled by HSPICE using PEEC (Partial Element Equivalent Circuit) method. Afterwards, Monte-Carlo analysis was performed to evaluate the optimized parameters. This work will give an idea on PEEC modeling of spiral inductor, and enable researchers with predictive data before large scale manufacturing.

• 한국전자파학회논문지
• /
• 제28권11호
• /
• pp.902-915
• /
• 2017

최근 모바일 기기는 다기능, 고성능화로 정보 처리 속도는 빠르게 증가하고, 제품의 크기는 소형화, 집적화되면서 기기 내부의 회로는 안테나 또는 인접 회로로부터 방사되는 전자기 간섭에 쉽게 노출되게 되었고, 제품의 성능 저하 및 오동작을 유발시킨다. 이를 방지하기 위해 제품의 설계 단계에서 EM 시뮬레이션을 통해 제품의 전자기적 특성을 예측하고, 이를 고려하여 설계해야 하지만, EM 시뮬레이터는 분석 시간이 오래 걸리고, 분석시간을 단축시키기 위해서 고사양의 시스템 자원이 필요하다. 본 논문에서는 PEEC 방법을 이용하여 원형 전선에 대한 전자기적 특성을 빠르게 분석하는 방법을 제시하였다. PEEC 방법은 도체 내부의 전계 적분 방정식으로부터 도체의 등가회로를 모델링하고, 회로 분석법을 통해 전자기적 특성을 분석할 수 있는 방법으로, EM 시뮬레이터 대비 빠른 시간 안에 전자기적 특성을 분석할 수 있다. 본 논문에서 제시한 방법을 통해 다이폴 안테나로부터 전송선로로의 전자기 결합을 주파수 영역에서 분석하였고, 이를 EM 시뮬레이터의 분석 결과와 비교해 PEEC 방법의 유효함을 검증하였다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2003년도 International Meeting on Information Display
• /
• pp.952-954
• /
• 2003

We report the photo-(PL) and electroluminescence (EL) properties of new conjugated compounds based on carbazolyl vinylene moiety, 3,3'-(1,4-phenylene di-2,1-ethenediyl) bis[9-ethyl-(E,E)-9H-carbazole](PEEC) and 3,3'-([1,1'-biphenyl]-4,4'-diyldi-2,1-ethenediyl)bis[9-ethyl-9H-carbazole](BPEEC), as emitting materials. The ITO/m-MTDATA/NPB/BPEEC/Alq3/LiF/Al device shows bluish-green EL spectrum at 490nm and turn-on voltage at 8V. PEEC shows bluish-green EL around ${\lambda}$ max=496nm and turn-on voltage at 6V and 2.4 Cd/A efficiency in ITO/m-MTDATA/NPB/PEEC/Alq3/LiF/Al device.

• Journal of electromagnetic engineering and science
• /
• 제11권1호
• /
• pp.62-69
• /
• 2011

This paper proposes a novel electrical characterization approach for a high-performance package system using an improved Partial Element Equivalent Circuit (PEEC). As the effect of interconnects becomes a pivotal factor for the performance of high-speed electronic systems, there is a great demand for an accurate equivalent model for interconnects. In particular, an equivalent model of interconnects is established in this paper for the Fine-Pitch Ball Grid Array (FBGA) package using the improved PEEC method. Based on the equivalent model, electrical characteristics are analyzed; furthermore, these are verified through the measurement results of a Vector Network Analyzer (VNA).

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.23-32
• /
• 2006

다층 고속 디지털 보드에 대한 빠르고 정확한 전압 버스 설계 방법은 정확하고 정밀한 고속 보드에 전원 공급망 설계 방법을 위해 고안되었다. FAPUD는 PBEC(Path Based Equivalent Circuit)모델과 망 합성 방법의 두 중요 알고리즘을 기반으로 구성된다. PBEC 모델 기반의 회로 레벨의 2차원 전원 분배 망의 전기적 값으로부터 lumped 1차원 회로 모델로 간단한 산술 표현들을 활용한다 제안된 PBEC 기반인 회로 단계 설계는 제안한 지역 접근법을 이용해 수행된다. 이 회로 단계 설계는 온칩 디커플링 커패시터의 크기, 오프칩 디커플링 커패시터의 위치와 크기, 패키지 전압 버스의 유효한 인덕턴스를 직접 결정하고 계산한다. 설계 출력에 따라 모든 디커플링 커패시터가 포한된 lumped 회로 모델과 전압 버스의 레이아웃은 FAPUD 방법을 이용한 후 얻을 수 있다. 미세조정 과정에서, I/O Switching에 의해 덧붙여진 Simultaneous Switching Noise(SSN)를 고려한 보드 재 최적화가 수행될 수 있다 이는 전원 공급 잡음에 I/O 동작 효과가 lumped 회로 모델을 가지고 전 동작 주파수 범위에 대해 추산될 수 있기 때문이다. 게다가 만약 설계에 조정이 필요하거나 교체해야 한다면, FAPUD 방법은 다른 전면 설계변경 없이 디커플링 커패시터들을 대체하여 설계를 수정하는 것이 가능하다. 마지막으로 FAPUD 방법은 전형적인 PEEC 기본설계 방법과 비교해 정확하고 FAPUD 방법의 설계 시간은 전형적인 PEEC 기본 설계 방법의 시간보다 10배가 빠르다.

• ETRI Journal
• /
• 제28권2호
• /
• pp.182-190
• /
• 2006

The circuit modeling of interdigitated capacitors fabricated by high-k low-temperature co-fired ceramic (LTCC) sheets was investigated. The s-parameters of each test structure were measured from 50 MHz to 10 GHz, and the modeling was performed using these measured sparameters up to the first resonant frequency. Each test structure was divided into appropriate building blocks. The equivalent circuit of each building block was composed based on the partial element equivalent circuit (PEEC) method. Modeling was executed to optimize the parameters in the equivalent circuit of each building block. The validity of the extracted parameters was verified by the predictive modeling for the test structures with different geometry. After that, Monte Carlo analysis and sensitivity analysis were performed based on the extracted parameters. The modeling methodology can allow a device designer to improve the yield and to save time and cost for the design and manufacturing of devices.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.1
• /
• pp.130-133
• /
• 2004

The characterization of interdigitated capacitors was investigated. The test structures are manufactured by low temperature co-fired ceramic(LTCC) process and their s-parameters were measured. The optimized equivalent circuit models for test structures were obtained using the partial element equivalent circuit(PEEC) method. Predictive modeling was performed on different test structures using optimized parameters to verify the circuit models. From this result, the manufacturability on the process can be improved through the predictive modeling for the characteristics of interdigitated capacitors.