• 한국컴퓨터정보학회논문지
• /
• 제17권6호
• /
• pp.83-92
• /
• 2012

이 논문에서는 십진수의 매트릭스 방법 (DVM) 을 이용한 새로운 방법으로 불리언 논리를 최소화할 때 최소항을 그룹화 하여 표시하는 방법을 제안하고 있다. DVM 방법은 매트릭스 방법을 이용하여 최소항에 관한 이진수의 차이를 십진수 형태로 변환하는 과정을 거치고, 결합할 수 있는 최소항을 직접 확인할 수 있다. 십진수의 매트릭스 방법은 시각적 접근에 따른 새로운 매트릭스이지만, 경우에 따라 주어진 셀 값을 그룹화 하는데 있어서 도형이 복잡해지기도 하는 문제점이 있다. 이 논문은 이러한 문제점을 해결하기 위한 연구로, 십진수의 매트릭스 방법에 최소항의 다단계 그룹을포함하는 기법을 제안하고 있다. 이 연구에서 제시하는 방법은 최소항의 그룹을 간결한 시각적인 방법으로 표현 하였으므로, 관련된 최소항을 구체적으로 파악하는 수단으로 사용할 수 있다.

• 대한전자공학회논문지
• /
• 제22권2호
• /
• pp.25-30
• /
• 1985

본 논문은 PLA 면적랑적화화를 위한 논리최소화에 대한 새로운 알고리즘을 제안한다. 계산기 처리시간이 변수의 수에 직접적으로 의존하는 종래구식과는 달리, 준 구식은 논리함수에서 base minterm과 consensus가 되지않는 민텀들의 집합을 그 함수로부터 제거하여 줌으로써 계산기 처리시간은 base minterm의 consensus의 차수에 의존하여 변수의 수가 증가할수록 종래형식에 비하여 행산시간치의 차가 커진다. 실제 계산기 실험을 통하여 종래수식과의 계산기 달행시문 비교치의 예를 제시한다.

• 한국산업정보학회논문지
• /
• 제16권5호
• /
• pp.9-19
• /
• 2011

In many instances a concise form of logic is often required for building today's complex systems. The method described in this paper can be used for a wide range of industrial applications that requires Boolean type of logic minimization. Unlike some of the previous logic minimization methods, the proposed method can be used to better gain insights into the logic minimization process. Based on the decimal valued matrix, the method described here can be used to find an exact minimized solution for a given Boolean function. It is a visual based method that primarily relies on grouping the cell values within the matrix. At the same time, the method is systematic to the extent that it can also be computerized. Constructing the matrix to visualize a logic minimization problem should be relatively easy for the most part, particularly if the computer-generated graphs are accompanied.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.525-528
• /
• 1988

In this paper, a new multi-output logic minimization algorithm is presented. A base minterm is selected in the given function and the prime implicant is obtained by expanding it in the order of the expansion set that is decided by heuristic method. Input-oriented expansion procedure is used to reduce fan-in and fan-out number. To show the effectiveness of this algorithm, comparative run time with other minimization algorithm is given.

• 한국산업정보학회논문지
• /
• 제18권1호
• /
• pp.25-35
• /
• 2013

Automatically deriving only individual don't-care minterms that can effectively reduce a Boolean logic expressions are being investigated. Don't-care conditions play an important role in optimizing logic design. The type of unknown don't-care minterms that can always reduce the number of product terms in Boolean expression are referred as single hypothetical don't-care (S-HDC) minterms. This paper describes the Quasi Quine-McCluskey method that systematically derives S-HDC minterms. For the most part, this method is similar to the original Quine-McCluskey method in deriving the prime implicants. However, the Quasi Quine-McCluskey method further derives S-HDC minterms by applying so-called a combinatorial comparison operation. Upon completion of the procedure, the designer can review generated S-HDC minterms to test its appropriateness for a particular application.

• 대한전자공학회논문지
• /
• 제17권6호
• /
• pp.51-57
• /
• 1980

스위칭함수는 만능게이트인 NAND gate를 이용하여 3단논리회로로 구성될 수 있으며, 3단논리회로이면서 책의 입력값 만을 허용하는 회로를 TANT(three-level AND-NOT network with true Inputs) 회로망으로 정의하여 사용하고 있다. 본 연구는 TANT회로망의 설계에 있어 최적화과정의 새 방법을 제안한 것으로 CPPI 혹은 EPPㅑ를 만들면서 C-C 표를 쓰지 않고 직접 최적의 TANT 회로망을 구하는 방법이다. 본 알고리즘은 스위칭함수의 입력변수가 4개 혹은 5개까지 수작업(수작업)으로 가능하지만 그 이상의 것은 컴퓨터에 의해 처리될 수 있으며 이를 위해 CAD(computer aided design) 소프트웨어 패키지를 FORTRAN IV로 작성하였다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제28권9호
• /
• pp.662-668
• /
• 2001

항진을 반증하는 문제는 항진을 검증하는 문제와 같은 난이도를 갖기 때문에 반증(또는 부당성 검증)을 위한 다항식 시간 알고리즘은 가능하지 않다. 이제까지의 그러한 알고리즘들은 가능하지 않다. 이제까지의 그러한 알고리즘들은 분할 및 정복이나 그래프 표현에 기반 한 것이 대부분이다. 대부분의 알고리즘들은 어떤 제약조건 하에서 다양한 입력에 대한 만족할 만한 결과를 보여 주었다. 그러나, 규모가 큰 입력에 대하여 이들 알고리즘들은 어려움을 경험하고 있다. 이 논문에서는 DNF(선언표준형)로 표현된 입력식을 만족하지 못하는 최소항을 구성함으로써 반례를 산출하는 병합 규칙 기반의 새로운 반증 알고리즘을 제안한다. 또한, 제안된 알고리즘의 일관성과 건전성을 증명한다. 제안된 알고리즘은 반증 과정의 각 단계에서 이루어진 할당을 통하여 반증된 항의수를 최대화하도록 greedy 방법을 기반으로 하고 있다. 실험 결과는 큰 입력의 무작위 비항진 문제 사례들을 반증하는 실용적 성능을 보여 주며 O(n$m^2$) 시간을 소비한다. 여기수 n은 변수이고 m은 항의 개수이다.

• 한국컴퓨터정보학회논문지
• /
• 제20권4호
• /
• pp.95-102
• /
• 2015

본 논문은 회로 최소화 문제를 간단하게 풀 수 있는 알고리즘을 제안하였다. 회로 최소화 문제는 수기식 방법인 카르노 맵과 전산화가 가능한 휴리스틱 방법인 Quine-McCluskey 알고리즘이 있다. 그러나 Quine-McCluskey 알고리즘은 변수 개수 n이 증가하면 $3^n/n$의 메모리와 수행횟수가 요구되는 단점을 갖고 있다. 제안된 방법은 빈도수에 기반하여 내포 항 표를 이용하여 주어진 부울 함수의 최소 항을 포함하는 주 내포 항을 빠르게 추출하는 방법을 적용하였다. 추출된 주 내포 항들 중에서 중복 선택된 여분의 주 내포 항을 빈도수를 적용하여 제거하는 방법을 제안하였다. 제안된 알고리즘은 비록 변수 개수 n이 증가하여도 다항시간으로 회로를 최소화시킬 수 있는 해를 구할수 있는 장점을 갖고 있다. 제안된 알고리즘을 3-변수와 4-변수의 다양한 사례들에 적용한 결과 해를 빠르고 정확하게 구할 수 있었다.