Fast Logic Minimization Algorithm for Programmable-Logic-Array Design

PLA 설계용 고속 논리최소화 알고리즘

This paper proposes an algorithm to simplify Boolean functions into near minimal sum-of-products for Programmable Logic Arrays. In contrast to the conventional procedures, where the execution time depends on the number of variables, the execution time by this procedure depends on the degree of consensus of base minterms. Thus as the number of variables is increased, the difference of CPU time becomes larger using this new Procedure than using other procedures and consequently the executable range of input function increasing. The algorithm has been implemented on CYEER 170-740 and it's results were compared with those using Arvalo's algorithm.

본 논문은 PLA 면적랑적화화를 위한 논리최소화에 대한 새로운 알고리즘을 제안한다. 계산기 처리시간이 변수의 수에 직접적으로 의존하는 종래구식과는 달리, 준 구식은 논리함수에서 base minterm과 consensus가 되지않는 민텀들의 집합을 그 함수로부터 제거하여 줌으로써 계산기 처리시간은 base minterm의 consensus의 차수에 의존하여 변수의 수가 증가할수록 종래형식에 비하여 행산시간치의 차가 커진다. 실제 계산기 실험을 통하여 종래수식과의 계산기 달행시문 비교치의 예를 제시한다.