• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 추계종합학술대회
• /
• pp.190-195
• /
• 2000

본 논문에서는 IMT-2000(International Mobile Telecommunication-2000) 휴대용 단말기 수신 주파수인 2.13 - 2.16 GHz 대역의 저잡음 중폭기(LNA ; Low Noise Amplifier)를 직렬 피드백과 저항결합 회로룰 이용하여 설계.구현하였다. 소스 리드에에 부가된 직렬 피드백은 중폭기의 저잡음 특성을 유지하면서 동시에 입력 반사계수를 작게 하고, 또한 대역내의 안정성을 향상시키는 역할을 하였다. 사용된 저항 결합회로는 저주파 영역의 신호를 정합 회로내의 저항을 통해 소모시킴으로써 저잡음 중폭기의 설계시 입력단 정함에 용이하였다. 저잡음 중폭기의 설계.제작에서 저잡음 증폭단에는 HP사의 GaAs FET인 ATF-10136을, 이득 증폭단에는 Mini-Circuit사의 내부 정합된 MMIC인 VNA-25를 사용하였다. 전원회로는 자기 바이어스(Self-bias) 회로를 사용하였고, 유전율 3.5인 테프론 기판 상에 장착하였다. 이렇게 제작된 저잡음 증폭기는 대역 내에서 30 dB 이상의 이득과 0.7 dB 이하의 잡음지수, $P_{ldB}$ 17 dB 이상, 그리고 입.출력 정재파비가 1.5 이하인 특성을 나타내었다.다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.319-322
• /
• 1998

A 20 GHz 2-stage MMIC (Monolithic Microwave Integrated Circuits) LNA(Low Noise Amplifiers) has been designed. The pHEMT with gate length of 1.15 um has been used to provide ultra low noise and high gain amplification. Series and Shunt feedback circuits were interted to ensured high stability over frequency range of DC to 60 GHz. The size of designed MMIC LNA is 2285um x 2000um(4.57mm2). The simulated noise figure of MMIC LNA is less than 1.7 dB over frequency range of 20 GHz to 21 GHz.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2005년도 하계학술대회
• /
• pp.443-447
• /
• 2005

In this paper, a low noise amplifier(LNA) in a receiver of a Low Noise Block Down Converter (LNB) for direct broadcasting service(DBS) is implemented using GaAs HEMT. The 2-stage LNA is designed for the bandwidth of 11.7GHz - 12.2GHz. The result of a simulation of the LNA using Advanced Design System(ADS) shows that the noise figure is less than 1.4dB, the gain is greater than 23dB and the flatness is 1dB in the bandwidth of 11.7 to 12.2GHz.

• 전자공학회논문지 IE
• /
• 제47권1호
• /
• pp.1-5
• /
• 2010

본 논문은 SOI 저장음 종폭기에서 게이트구조가 핫캐리어에 의한 성능저하에 미치는 영향융 조사하였다. 회로 시뮬레이션은 H-게이트와 T-게이트를 가지는 SOI MOSFET에서 측정된 S-파라미터와 Agilent사의 ADS를 사용하여 스트레스 전후의 H-게이트와 T-게이트 저잡음 증폭기의 성능을 비교하였다. 또한 저잡음 증폭기의 장치 열화와 성능 열화 사이의 관계뿐만 아니라 임피던스 매칭(S11), 잡음 지수와 이득에 관한 저잡음 증폭기의 성능 지수 등을 논의하였다.

• Nuclear Engineering and Technology
• /
• 제56권2호
• /
• pp.568-574
• /
• 2024

The development of radiation-tolerant radio-frequency (RF) systems can be a solution for applications in extreme radiation environments, such as nuclear power plant monitoring and space exploration. Among the crucial components within an RF system, the low noise amplifier (LNA) stands out due to its vulnerability to TID effects, mainly relying on transistors as its main devices. In this study, the TID effects in the LNA using standard 0.18 ㎛ complementary metal oxide semiconductors (CMOS) technology are estimated and analyzed. The results show that the LNA can withstand absorbed radiation up to 100 kGy. The S₂₁, S₁₁, noise figure (NF), stability (K), and linearity of the third input intercept point (IIP3) slightly shifted from the initial values of 0.8312 dB, 0.793 dB, 0.00381 dB, 1.34406, and 2.36066 dBm, respectively which are still comparable to the typical performances. Moreover, the standard 0.18 ㎛ technology has demonstrated its radiation tolerance, as it exhibits negligible performance degradation in the conventional LNA even when exposed to radiation levels up to 100 kGy. In this context, simulation approach offers a means to predict the TID effects and estimate the radiation exposure limit for electronic devices, particularly when transistors are used as the primary RF components.

• 대한전자공학회논문지SD
• /
• 제46권6호
• /
• pp.48-51
• /
• 2009

20 GHz 이하의 주파수 범위에서 저잡음 증폭기의 성능지수를 최대화하기 위해 65 nm RF CMOS 기술을 이용하여 제작된 입력 트랜지스터의 바이어스 전압과 폭을 최적화하였다. 만일 13 GHz 보다 동작 주파수가 높을 경우, 보다 높은 이득을 확보하기 위해 2단 증폭기의 적용이 필요하였다. 또한 5 GHz 보다 낮을 경우, 제한된 범위 내에서의 전력소모를 제어하기 위해, 입력 트랜지스터의 게이트와 소스사이의 추가적인 커패시터를 삽입하였다. 본 논문은 20 GHz 이하에서 동작하는 1단 LNA의 전반적인 성능을 검토하였고, 본 접근법은 다른 CMOS LNA 설계 기술에 적용가능하다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권4호
• /
• pp.289-294
• /
• 2008

A 77 GHz 3-stage low noise amplifier (LNA) employing one common source and two cascode stages is developed using $0.13{\mu}m$ CMOS process. To compensate for the low gain which is caused by lossy silicon substrate and parasitic element of CMOS transistor, positive feedback technique using parasitic inductance of bypass capacitor is adopted to cascode stages. The developed LNA shows gain of 7.2 dB, Sl1 of -16.5 dB and S22 of -19.8 dB at 77 GHz. The return loss bandwidth of LNA is 71.6 to 80.9 GHz (12%). The die size is as small as $0.7mm\times0.8mm$ by using bias line as inter-stage matching networks. This LNA shows possibility of 77 GHz automotive RADAR system using $0.13{\mu}m$ CMOS process, which has advantage in cost compared to sub-100 nm CMOS process.

• Journal of electromagnetic engineering and science
• /
• 제7권2호
• /
• pp.91-95
• /
• 2007

In this paper, a new linearization method has been proposed for a CMOS low noise amplifier(LNA) using the Post IM3 Compensator. The fundamental operating theory of the proposed method is to cancel the IM3 components of the LNA output signal by generating another IM3 components, which are out-phase with respect to that of the LNA, from the Post IM3 Compensator. A single stage common-source LNA has been designed to verify the linearity improvement of the proposed method through $0.13{\mu}m$ RF CMOS process for WiBro system. The designed LNA achieves +7.8 dBm of input-referred 3^{rd}$-order intercept point (IIP3) with 13.2 dB of Power Gain, 1.3 dB of noise figure and 5.7mA @1.5V power consumption. IIP3 is compared with a conventional single stage common-source LNA, and it shows IIP3 is increased by +12.5 dB without degrading other features such as gain and noise figure.

• 한국정보통신학회논문지
• /
• 제2권3호
• /
• pp.353-358
• /
• 1998

본 논문에서는 한국형 PCS 기지국 및 중계기의 수신부에 사용되는 1.71∼l.78 GHz용 저잡음 증폭기(Low Noise Amplifier)를 저항결합회로를 이용하여 구현하였다. 사용된 저항 결합회로는 반사되는 전력이 정합회로내의 저항에서 소모되므로 반사계수는 작아지고, 안정도도 개선되며 저잡음 증폭기의 설계시 입력단 정합에 용이하였다. 저잡음 증폭기의 설계제작에는 저잡음 GaAs FET인 ATF-10136과 내부정합된 MMIC인 VNA-25를 이용하였으며, 알루미늄 기구물안에 RF 회로와 자체 바이어스(Self-bias) 회로를 함께 장착시켰다. 이렇게 제작된 저잡음 증폭기는 30 dB이상의 이득과 0.85 dB이하의 잡음지수를 얻었다.

• 한국정보통신학회논문지
• /
• 제10권8호
• /
• pp.1465-1470
• /
• 2006

본 논문에서는 단거리 무선 통신의 새로운 국제 표준으로 부상하고 있는 2.4 GHz ZigBee 응용을 위한 저전력 CMOS LNA(Low Noise Amplifier)를 설계하였다. 제안한 구조는 전류 재사용 기법을 이용한 2단 cascade구조이며 회로의 설계에서 TSMC $0.18{\mu}m$ CMOS 공정을 사용하였다. 전류 재사용단은 두 단의 증폭기 전류를 공유함으로써 LNA의 전력 소모를 적게 하는 효과를 얻을 수 있다. 본 논문에서는 LNA설계 과정을 소개하고 ADS(Advanced Design System)를 이용한 모의실험 결과를 제시하여 검증하였다. 모의실험 결과, 1.0V의 전압이 인가될 때 1.38mW의 매우 낮은 전력 소모를 확인하였으며 이는 지금까지 발표된 LNA 중 가장 낮은 값이다. 또한 13.83dB의 최대 이득, -20.37dB의 입력 반사 손실, -22.48dB의 출력 반사 손실 그리 고 1.13dB의 최소 잡음 지수를 보였다.