• 한국통신학회논문지
• /
• 제30권1A호
• /
• pp.104-112
• /
• 2005

본 논문에서는 고속, 저전력 8-비트 ADC를 설계하는 기법들을 제안하였다. 비교적 적은 전력 소모를 가지면서 고속으로 동작 시키기 위해 기존의 파이프라인 구조인 MDAC를 이용한 폐쇄형 구조 대신에 개방형 구조를 채택하였다. 또한 Distributed THA와 캐스캐이드 형태의 구조를 이용하여 높은 샘플링 속도에 최적화 하였다. 제안한 각 단의 크로싱 지점을 판별하는 기법은 증폭기의 개수를 줄일 수 있도록 함으로서 저전력과 좁은 면적의 ADC 구현을 가능하게 하였다. 모의 실험 결과 500-MHz의 샘플링 속도와 1.8V 전원 전압에서 테스트에 필요한 디지털 회로까지 포함, 210mW의 전력을 소비함을 확인 할 수 있었다. 또한 1.2Vpp(Differential) 입력 범위와 200-MHz까지의 입력 주파수에서 8-비트에 가까운 ENOB를 가짐을 볼 수 있었다. 설계된 ADC는 $0.18{\mu}m$ 6-Metal 1-Poly CMOS 공정을 이용, $900{\mu}m{\times}500{\mu}m$의 면적을 차지한다.

• 융합신호처리학회논문지
• /
• 제4권4호
• /
• pp.47-51
• /
• 2003

디지털제어에 잘 사용되어 온 유한정정제어를 연속계에 적용하기는 연속계의 점근성 때문에 어려운 것으로 알려져 있다. 그러나 유한 Laplace변환을 전달함수에 적용하고 여기에 정정조건을 적용하여 제어기를 설계한 연속계 유한정정제어기(CDBC, Continuous-time Deadbeat Controller)에 대해서 연구가 되고 있다. 이에 따라 지연요소가 전달함수에 사용되어 정정을 위한 차수 및 보간조건이 유도되어 제어기가 설계되거나, 디지털 유한정정제어기를 설계하고 이를 연속계 제어기로 변환하기 위해 평활요소로 사용하여 CDBC를 구성하기도 한다. 본 논문에서는 다중 샘플링을 적용하여 제어기와 출력귀환루프의 샘플링 속도를 달리하였으며, 2차 평활요소를 디지털 유한정정제어기에 사용한 CDBC를 연구한다. 이러한 다중 샘플링은 샘플링 주기 동안에 제어루프를 또 샘플링하여 전체적인 출력응답을 개선할 수 있다. 제어기는 직렬 적분 보상기를 전향경로에 배치하고 지역 귀환보상기를 귀환 루프에 도입한다. Matlab Simulink을 사용하여 시뮬레이션을 한다.

• 대한전자공학회논문지SD
• /
• 제42권4호
• /
• pp.53-60
• /
• 2005

본 논문에서는 LCD 판넬 밝기의 균일성을 향상시키기 위하여 램프간의 저항 차이를 검출하는 회로를 사용한다. 기준 loop와 비교 loop의 feedback 전압을 나누어 검출된 저항의 차이는 PWM duty를 결정하는 제어 모드와 연결하여 램프 저항에 맞는 전압을 램프에 인가한다. 기준 loop의 feedback 전압은 모든 loop의 기준 전압이 되며, 하나의 IC에 램프의 수만큼 외부 기판을 연결하여 사용할 수 있다. 모든 비교 loop의 램프들은 기준 램프와 같은 밝기를 유지하기 위해 에러를 보상하며, 결과적으로 제안된 회로는 기존의 회로에 비해 약 $40\%$ 밝기 균일성을 재선한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 춘계학술대회
• /
• pp.154-156
• /
• 2016

본 논문에서는 기존 위상고정루프의 아날로그 루프 필터 형태와 달리 전압제어발진기의 출력 신호로 동작하는 이산 루프 필터를 사용하여 크기는 작으면서 안정하게 동작하는 위상고정루프를 제안하였다. 샘플링과 부궤환 역할을 하는 스위치와 결합된 작은 크기의 커패시터로 하나의 칩으로 집적화가 가능한 위상고정루프는 1.8V 0.18um CMOS 공정을 이용하여 설계 하였다.

• 전력전자학회논문지
• /
• 제8권2호
• /
• pp.116-127
• /
• 2003

본 논문에서는 UPS 인버터의 성능 개선을 위하여 출력측 LC 필터의 커패시터 전압과 전류의 2중 제어루프를 구성하고, 2중 제어루프에 디지털 제어시스템을 채택하였다 또한, 디지털 제어기의 연산지연시간을 보상하기 위하여 이러한 연산지연시간을 인버터 플랜트의 고유한 파라미터로 가정하고, 플랜트 모델에 포함시켜 모델링 하였다. UPS 인버터 출련전압의 과도상태 응답특실을 개선하고, 파라미터 변동에 강인한 특성을 얻기 위하여 2중 제어루프에서 내부 전류 제어루프는 내부 모델 제어기를 제안하였다. UPS 인버터 출력전압의 0의 정상상태 오차를 얻기 위하여 외부 전압 제어루프는 비례 제어기와 공진 제어기를 병렬로 연결한 비례-공진 진압제어기를 제안하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 추계학술대회 논문집 학회본부 B
• /
• pp.533-536
• /
• 1999

We consider digital implementation problems of continuous-time controllers. In general, digital controllers use fixed point representation of number and of finite word length(FWL). Under these conditions, this paper investigates the closed-loop stability caused by three design constraints; (i) finite precision representation of the controller parameters, (ii) realization forms such as direct form, cascade form, and parallel form, and (iii) sampling time. We calculate the coefficient stability margins of both predesigned controllers and controller to be implemented. This method can be applied to determine the word length, realization structure, and sampling time so that remains the stability.

• 전력전자학회논문지
• /
• 제8권1호
• /
• pp.64-69
• /
• 2003

전류모드 제어시 전류루프에는 표본화 효과에 의해 저주파 모델로는 예측하기 어려운 고주파 성분이 존재한다. 본 논문에서는 영전압 스위칭 하프 브리지 컨버터의 정상상태에서의 출력전압 관계식을 구한다 또 이를 바탕으로 전류모드로 제어할 때 전류루프에 존재하는 표본화 효과를 고려하여 저주파 소신호 모델이 예측하기 어려운 고주파 성분의 특성을 표본화 이득을 통하여 더욱 정확히 예측할 수 있는 방법을 제시한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.133-136
• /
• 2002

This paper discusses the design of a sample-and -hold amplifier(SHA) that has a 12-bit resolution with a 100 MS/s speed. The sample-and-hold amplifier uses the open-loop architecture with hold-mode feedthrough cancellation for high accuracy and high sampling speed. The designed SHA is composed of input buffer, sampling switch, and output buffer with additional amplifier for offset cancellation Hard Ware. The input buffer is implemented with folded-cascode type operational transconductance Amplifier(OTA), and sampling switch is implemented with switched source follower(SSF). A spurious free dynamic range (SFDR) of this circuit is 72.6 dB al 100 MS/s. Input signal dynamic range is 1 Vpp differential. Power consumption is 65 ㎽.

• 전력전자학회논문지
• /
• 제23권6호
• /
• pp.381-388
• /
• 2018

A novel and simple algorithm for accurate calculation of RMS voltage is proposed in a digitally controlled grid-tie inverter system. Given that the actual frequency of grid voltage is continuously changing, the constant sampling frequency cannot be a multiple number of the fundamental frequency. Therefore, the RMS of grid voltage contains periodic oscillations due to the differences in the phase angle of sampled data during calculation. The proposed algorithm precisely calculates and updates the initial phase angle of the first sampled voltage in a half-cycle period using phase-locked loop, which is commonly utilized for phase angle detection in grid-tie inverter systems. The accuracy and dynamic performance of the proposed algorithm are compared with those of other algorithms through various simulations and experiments.

• 제어로봇시스템학회논문지
• /
• 제14권7호
• /
• pp.663-671
• /
• 2008

This paper presents a real-time haptic rendering method for multi-contact interaction with virtual environments. Haptic systems often employ physics-based deformation models such as finite-element models and mass-spring models which demand heavy computational overhead. The haptic system can be designed to have two sampling times, T and JT, for the haptic loop and the graphic loop, respectively. A multi-rate output-estimation with an exponential forgetting factor is proposed to implement real-time haptic rendering for the haptic systems with two sampling rates. The computational burden of the output-estimation increases rapidly as the number of contact points increases. To reduce the computation of the estimation, the multi-rate output-estimation with reduced parameters is developed in this paper. Performance of the new output-estimation with reduced parameters is compared with the original output-estimation with full parameters and an exponential forgetting factor. Estimated outputs are computed from the estimated input-output model at a high rate, and trace the analytical outputs computed from the deformation model. The performance is demonstrated by simulation with a linear tensor-mass model.