• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2024년도 춘계학술발표대회
• /
• pp.374-376
• /
• 2024

최근 차세대 암호로 불리는 양자내성암호(PQC, Post Quantum Cryptography)는 양자 컴퓨터와 현재 사용하는 일반 컴퓨터 모두에서 내성을 갖는 암호이다. 그 중 FALCON 전자 서명 알고리즘은 표준화로 선정되며 초안 문서를 작성하는 중으로 차세대 암호로 주목받고 있다. 하지만 FALCON 알고리즘은 실수 연산을 사용하는 등 임베디드 환경에서 효율적인 성능을 보이지 못하고 있다. 이에 따라 임베디드 하드웨어 가속 연구들이 있으며, 그 중 HLS(High Level Synthesis)를 통한 FPGA 가속 연구들이 있다. 본 논문에서는 FALCON 전자서명 알고리즘에서 HLS 로 구현하는데 어려움이 있었던 서명 생성 함수에 대해 분석하고, 이를 소프트웨어/하드웨어 통합설계를 통해 HLS로 구현하였다. 이는 기존 소프트웨어 대비 약 10배 빠른 연산 속도를 보여주고 있다.

• 전자공학회논문지
• /
• 제49권10호
• /
• pp.111-121
• /
• 2012

본 연구에서는 $0.5{\mu}m$ 급 다결정 실리콘 박막 트랜지스터를 제작하고 이를 최적화 했다. 실험 결과, 비정질 실리콘을 증착 후 저온 어닐링을 통해 보다 큰 grain 크기를 가지는 active 영역을 형성하는 것이 소자의 SS(Subthreshold Swing), DIBL(Drain Induced Barrier Lowering), 그리고 on-current의 성능 향상을 가져온다는 것을 확인 할 수 있었다. 또한 이를 바탕으로 SONOS 플래시 메모리를 제작하였으며 그 특성을 분석했다. 게이트로부터 전자의 back tunneling 현상을 억제함과 동시에 제작한 소자가 원활한 program/erase 동작을 하기 위해서는 O/N/O 두께의 최적화가 필요하다. 따라서 시뮬레이션을 통해 이를 분석하고 O/N/O 두께를 최적화 하여 SONOS 플래시 메모리의 특성을 개선하였다. 제작한 소자는 2.24 V의 threshold voltage($V_{th}$) memory window를 보였으며 메모리 동작을 잘 하는 것을 확인 할 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.809-812
• /
• 2005

In this work, a new method for extracting substrate parameters of RF MOSFETs based on 3-port measurement is presented using device simulation. A T-type substrate resistance network is used. 3-port Y-parameter analyses were performed on the equivalent circuit of RF MOSFETs. All the components in the RF MOSFETs when the device is turned off were extracted directly from the 3-port device simulation data. The small-signal output admittance $Y_{22}$ can be well modeled up to 40 GHz. From the 3-port simulation and modeling results, it was verified that the proposed equivalent circuit and parameter extraction method was more accurate than the single substrate resistance model.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권2호
• /
• pp.147-152
• /
• 2016

In this study, we fabricated Ag-based electrochemical metallization memory devices which is also called conductive-bridge random-access memory (CBRAM) in order to investigate the resistive switching behavior depending on the bottom electrode (BE). RRAM cells of two different layer configurations having $Ag/Si_3N_4/TiN$ and $Ag/Si_3N_4/p^+$ Si are studied for metal-insulator-metal (MIM) and metal-insulator-silicon (MIS) structures, respectively. Switching voltages including forming/set/reset are lower for MIM than for MIS structure. It is found that the workfunction different affects the performances.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제10권3호
• /
• pp.225-231
• /
• 2010

In this paper, we investigate the channel thermal noise in nanoscale MOSFETs. Simple analytical model of thermal noise factor in nanoscale MOSFETs is presented and it is verified with accurately measured noise data. The noise factor is expressed in terms of the channel conductance and the electric field in the gradual channel region. The proposed noise model can predict the channel thermal noise behavior in all operating bias regions from the long-channel to nanoscale MOSFETs. From the measurement results, we observed that the thermal noise model for the long-channel MOSFETs does not always underestimate the short-channel thermal noise.

• 전자공학회논문지B
• /
• 제32B권12호
• /
• pp.1644-1651
• /
• 1995

A data and clock recovery integrated circuit for MAC (Multiplexed Analog Component) TV standard is described. The chip performs the recovery of a system clock from a digitally encoded voice signal, clamping of a video signal for DC-level restoration, and precise gain control of a video signal in the presence of a large amplitude variation. A PLL (Phase Locked Loop) is used for timing recovery and a new gain control circuit is proposed which enhances its accuracy and dynamic range by employing two identical four-quadrant analog multipliers. The chip is designed in full custom with 1.5um BiCMOS technology, and layout verification is completed by post-simulation with the extracted circuit.

• 한국진공학회지
• /
• 제12권S1호
• /
• pp.79-82
• /
• 2003

We present the investigation on P- and As-desorption process from the (001) InP surface in metal organic chemical vapor deposition using surface photoabsorption (SPA). The monochromatic SPA signal showed rapid initial increase to reach In-stabilized surface value after $PH_3$ was turned off, but in case of As-desorption, the signal showed clear existence of a metastable state after the $AsH_3$ was turned off. The SPA spectra at each stable surfaces were taken to confirm the interpretation. This result indicates that the As-desorption process should be understood as a two-step process, in contrast to P-desorption of one-step process.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 춘계학술대회
• /
• pp.116-117
• /
• 2017

본 연구에서는 기존의 1차원 코드의 워터마킹이 가지는 많은 정보의 저장이 어렵다는 것을 해결하기 위해 마이크로 QR 코드를 이용한 워터마킹 방법에 대해서 제안한다. 오디오의 비가청성 영역에 국제 표준 녹음 코드(ISRC)를 이용한 오디오 고유의 코드를 마이크로 QR코드화 하여 오디오를 주파수 영역으로 변환한 뒤, 비가청성 영역에 삽입한다. 이를 손실 압축 기법인 AAC로 압축하고 워터마크를 추출함으로써 오디오 워터마킹의 강인성, 비가청성을 확인할 수 있었다.

• Journal of Electrical Engineering and information Science
• /
• 제2권5호
• /
• pp.129-133
• /
• 1997

A circuit model for a field emission triode has been proposed. The model parameters have been extracted from he fabricated silicon tip array and verified by comparing with the results simulated by circuit simulator(SPICE). The cut-off frequency can be calculated from the parametric capacitance and the transconductance values extracted from measurements. For the field emission triode, the capacitance of 3.45fF/tip and the transconductance of 0.94nS/tip have been measured under the emission current of 4.1nA/tip. From these values, the cut-off frequency is predicted to be 43 kHz but th measured one came out to be 6 kHz. because o the parasitic capacitance components.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2021년도 추계학술발표대회
• /
• pp.313-314
• /
• 2021

최근 개인 정보 보호를 위해 주목 받고 있는 동형암호 알고리즘은 암호화된 상태로 덧셈과 곱셈 연산이 가능하여, 연산을 위한 복호화 과정 없이 데이터에 대한 가공이 가능하다. 따라서 이러한 동형암호 알고리즘이 개인 정보 보호를 위한 방법으로 떠오르고 있으며, 특히 완전동형암호 알고리즘의 경우 덧셈과 곱셈 연산을 모두 지원하며, 유효 연산 횟수에도 제한이 없어 응용 분야에서 널리 활용될 것으로 예상된다. 그러나, 완전동형암호 알고리즘의 경우 암호문의 크기가 평문대비 크게 증가하고, 다항식으로 구성된 암호문의 덧셈 및 곱셈 연산도 복잡하여 이에 대한 가속이 필요한 실정이다. 이에 FPGA 기반의 동형암호 가속기 개발이 많이 연구되고 있으며, 이를 통해 동형암호 연산의 특징을 이해하고 가속기 연구 동향을 알아보려 한다.