• Journal of electromagnetic engineering and science
• /
• 제9권2호
• /
• pp.98-104
• /
• 2009

An InGaP/GaAs MMIC LC VCO designed with Harmonic Noise Frequency Filtering(HNFF) technique is presented. In this VCO, internal inductance is found to lower the phase noise, based on an analytic understanding of phase noise. This VCO directly drives the on-chip double balanced mixer to convert RF carrier to IF frequency through local oscillator. Furthermore, final power performance is improved by output amplifier. This paper presents the design for a 1.721 GHz enhanced LC VCO, high power double balance mixer, and output amplifier that have been designed to optimize low phase noise and high output power. The presented asymmetric inductance tank(AIT) VCO exhibited a phase noise of -133.96 dBc/Hz at 1 MHz offset and a tuning range from 1.46 GHz to 1.721 GHz. In measurement, on-chip down-converter shows a third-order input intercept point(IIP3) of 12.55 dBm, a third-order output intercept point(OIP3) of 21.45 dBm, an RF return loss of -31 dB, and an IF return loss of -26 dB. The RF-IF isolation is -57 dB. Also, a conversion gain is 8.9 dB through output amplifier. The total on-chip down-converter is implanted in 2.56${\times}$1.07 mm$^2$ of chip area.

• 전자공학회논문지A
• /
• 제33A권6호
• /
• pp.99-107
• /
• 1996

When GPS (global positioning system) is used as synchronous signal in CDMA digital cellular base station system and high speed digital synchronous communication network, antenna cable length is increased, comparing with other GPS application such as positioning or car navigation. In this paper, it is proposed that a type of new GPS antenna system including RF stage for reduction of cable loss in case of long cable.The antenna system with TMPA(truncated-corners microstrip patch antenna) is designed and fabricated because GPS signal has RHCP (right-hand circular polarization), consequently antenna size can be made small size. LNA (low noise amplifier) is designed by using HEMT(high electron mobility transistor)which has lower noise figurae and better AGC characteristics at low voltage than GaAs FET, and we equiped mixer, in GPS antenna unit, which converts from 1575.42MHz to 75.42MHz. As result of comparing between typical system and proposed system when cable length is 60m, 63dB, 55dB and 25dB gain are obtained for RG-316/U, RG-58C/U and RG-213/U, and better characteristics are achieved than typical system as far as cable length is longer.

• 전자공학회논문지 IE
• /
• 제49권1호
• /
• pp.1-6
• /
• 2012

본 논문에서는 시간-디지털 변환기의 성능 개선을 위하여, 높은 해상도의 2단 시간-디지털 변환기(TDC)를 설계하였다. TDC 중간에 2단 버니어 시간 증폭기(2-S VTA)를 사용하여 2단 구조를 갖도록 하였다. 2단 버니어 시간 증폭기는 기존의 시간 증폭기에 비해 이득이 64 이상으로 매우 크기 때문에 전체 2단 TDC의 해상도를 높인다. TDC는 버니어 구조를 사용하였기 때문에 고급 공정에 제한받지 않고, 높은 해상도를 얻을 수 있다. 제안하는 2단 TDC는 $0.18{\mu}m$ CMOS 공정으로 설계하였고, 전원 전압은 1.8V로 모의실험 하였다. 전체 입력 범위는 512ps이고 전체 해상도는 0.125ps이다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 춘계학술대회 논문집 기술교육전문연구회
• /
• pp.8-11
• /
• 2003

We propose that when combustible burn with contain carbon, introduce fire detector with sensor of private-use detectable light energy as infrared and ultraviolet in energy of electromagnetic-wave type radiate from flame, method for correct discrimination to resemble fire produce false alarm of detector such as sun light, hot object radiation, are welding. This research using infrared sensor is pyroelectric infrared sensor based black body radiation theory. Ultraviolet sensor is uv Tron using gas multiplication effect to current discharge and photoelectric effect of metal. To have high sensibility and to gain proper output voltage, it has high responsive performance. This research introduced UV/IR compound type flame detector and proposed method of false alarm reduced to resemble fire. The result propres the prevention and extinction of fire technique degree, certificated operation of detector.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.553-554
• /
• 2006

In this paper, 77 GHz CPW power amplifier MMIC, which are consisted of a 2 stage driver stage and a power stage employing $8{\times}50um$ gate width, have been successfully developed by using 120nm $In_{0.4}AlAs/In_{0.35}GaAs$ Metamorphic high electron mobility transistors (MHEMTs). The devices show an extrinsic transconductance $g_m$ of 660 mS/mm, a maximum drain current of 700 mA/mm, and a gate drain breakdown voltage of -8.5 V. A cut-off frequency ($f_T$) of 172 GHz and a maximum oscillation frequency ($f_{max}$) of over 300 GHz are achieved. The fabricated PA exhibited high power gain of 20dB only with 3 stages. The output power is measured to be 12.5 dBm.

• 전기학회논문지
• /
• 제61권9호
• /
• pp.1314-1318
• /
• 2012

Recently, applications of plasma display to the large public display and transparent display gain much attention. With this background, we report characteristics of opposite electrodes discharge cell with long electrode gap in comparison with conventional co-planar surface discharge. The cell size of test panel is $2950{\mu}m{\times}840{\mu}m$, which corresponds to that of the display having diagonal size of 130" with XGA resolution. Electrode gap of co-planar and opposite electrode structure are $240{\mu}m$ and $500{\mu}m$ respectively. These gap dimensions provide similar driving voltage windows. Experimental results show that opposite discharge provides approximately four fold higher luminous efficacy compared with that of the surface discharge. Resulting efficacy is found to be higher than 19 lm/W in green phosphor with 10 KHz continuous pulse operation.

• 조명전기설비학회논문지
• /
• 제13권4호
• /
• pp.14-20
• /
• 1999

일반적으로 전자식 안정기는 고주파 공진 인버터와 출력을 제어하는 전압-주파수 변환기로 구성되며 half-bridge 및 직렬공진회로가 사용된다. 본 연구에서는 첫째, PI 제어기를 설계하기 위해 V/F 변환기를 포함한 공진 인버터를 모델링하여 전달함수를 구하고 제어기 PI게인을 결정하였다. 그리고 전류제어를 위한 PI제어기는 적분기 만으로 구성됨을 보인다. 둘째, 자기궤환형 제어기를 제안한다. 강인하며 단순한 이 제어기는 인버터 선형모델을 이용하여 궤환게인이 결정된다. 실험을 위해 250W 고압 나트륨램프를 제안된 안정기로 점등하였으며 제안된 방법의 타당성을 확인하고 자기식 안정기에 비해 전체 효율 5% 향상을 달성하였다.

• 전자공학회논문지
• /
• 제53권3호
• /
• pp.46-55
• /
• 2016

본 논문에서는 IF 대역의 고속 신호처리 시스템 응용을 위해 높은 동적성능을 가지는 13비트 100MS/s ADC를 제안한다. 제안하는 ADC는 45nm CMOS 공정에서 동작 사양을 최적화하기 위해 4단 파이프라인 구조를 기반으로 하며, 광대역 고속 샘플링 입력단을 가진 SHA 회로는 샘플링 주파수를 상회하는 높은 주파수의 입력신호를 적절히 처리한다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 넓은 신호범위를 얻기 위해 이득-부스팅 회로 기반의 2단 증폭기 구조를 가지며, 바이어스 회로 및 증폭기에 사용되는 소자는 부정합을 최소화하기 위해 동일한 크기의 단위 소자를 반복적으로 사용하여 설계하였다. 한편, 온-칩 기준전류 및 전압회로에는 배치설계 상에서 별도의 아날로그 전원전압을 사용하여 고속 동작 시 인접 회로 블록에서 발생하는 잡음 및 간섭에 의한 성능저하를 줄였다. 또한, 미세공정상의 잠재적인 불완전성에 의한 성능저하를 완화하기 위해 다양한 아날로그 배치설계 기법을 적용하였으며, 전체 ADC 칩은 $0.70mm^2$의 면적을 차지한다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.77LSB, 1.57LSB의 값을 가지며, 동적성능은 100MS/s 동작 속도에서 각각 최대 64.2dB의 SNDR과 78.4dB의 SFDR을 보여준다. 본 시제품 ADC는 $2.0V_{PP}$의 넓은 입력신호범위를 처리하는 동시에 IF 대역에서 높은 동적성능을 확보하기 위해 사용공정상의 최소 채널 길이가 아닌 긴 채널 기반의 소자를 사용하며, 2.5V의 아날로그 전압, 2.5V 및 1.1V 두 종류의 디지털 전원전압을 사용하는 조건에서 총 425.0mW의 전력을 소모한다.

• 전자공학회논문지SC
• /
• 제45권2호
• /
• pp.26-36
• /
• 2008

차동 전송 기술과 저 전압 스윙을 기반으로 하는 LVDS(Low Voltage Differential Signaling)는 저 전력으로 고속 데이터 전송을 필요로 하는 분야에 넓게 사용되어 왔다. 본 논문은 1.3 Gb/s 이상에서 동작하는 새로운 I/O 인터페이스 회로 기술을 소개한다. 기존의 LVDS 수신단에서 사용하는 차동 pre-amp 대신에 sense amplifier를 pre-amp로 사용하는 수신단을 제안하였으며 이러한 수신단은 LVDS 송신단 출력 전압을 상당히 줄이고 1.3 Gb/s 이상의 전송 속도를 제공할 수 있다. 또한 전력소비와 노이즈 특성을 더욱 향상시키기 위하여 종단 저항을 사용하는 대신 인덕턴스로 임피던스 매칭을 하는 방법을 소개하였다. LVDS 수신단의 pre-amp로 사용하는 differential amp와 sense amp의 입력 인덕턴스로 임피던스 매칭을 하기 위해 unfolded 임피던스 매칭의 새로운 방법을 제안하였다. 제안한 LVDS I/O 회로들의 성능 분석 및 평가를 위하여 0.35um TSMC CMOS 테크놀로지를 기본으로 HSPICE를 이용하여 시뮬레이션 하였으며, 약 12 %의 전력 이득과 약 18 %의 전송 속도 향상을 나타내었다.

• 전자공학회논문지
• /
• 제53권10호
• /
• pp.34-39
• /
• 2016

본 논문에서는 체내 이식용 신경 신호 기록 장치를 위한 저전압 저전력 아날로그 front-end 집적회로를 설계하였다. 제안된 집적 회로는 1 Hz에서 5 kHz 주파수 대역에 존재하는 신경 신호를 처리하기 위해 저잡음 neural 증폭기와 대역폭 조절이 가능한 능동 bandpass 필터로 구성되어 있다. Neural 증폭기는 우수한 잡음 특성을 위해 source-degenerated folded-cascode 연산증폭기를 기반으로 하여 설계하였고, 능동 필터의 경우 저전력의 current-mirror 연산증폭기를 이용하여 설계하였다. 능동 필터의 high-pass cutoff 주파수는 1 Hz에서 300 Hz까지 제어가 가능하며, low-pass cutoff 주파수는 300 Hz에서 8 kHz까지 제어가 가능하다. 전체 아날로그 front-end 회로는 53.1 dB의 전압 이득 성능과 1 Hz에서 10 kHz 대역에 대해서 $4.68{\mu}Vrms$의 입력 잡음 성능과 3.67의 noise efficiency factor 성능을 보인다. $18-{\mu}m$ CMOS 공정을 이용하여 설계를 하였고 1-V 전원에서 $3.2{\mu}W$의 전력 소모 성능을 갖는다. 칩 레이아웃 면적은 $0.19 mm^2$ 이다.