Journal of the Institute of Electronics Engineers of Korea SC (전자공학회논문지SC)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Comparative Analysis and Performance Evaluation of New Low-Power, Low-Noise, High-Speed CMOS LVDS I/O Circuits

저 전력, 저 잡음, 고속 CMOS LVDS I/O 회로에 대한 비교 분석 및 성능 평가

  • 변영용 (삼성전자(주) 메모리사업부) ;
  • 김태웅 (동국대학교 전자공학과) ;
  • 김삼동 (동국대학교 전자공학과) ;
  • 황인석 (동국대학교 전자공학과)
  • Published : 2008.03.25
Download PDF
⟨ Previous Next ⟩

Abstract

Due to the differential and low voltage swing, Low Voltage Differential Signaling(LVDS) has been widely used for high speed data transmission with low power consumption. This paper proposes new LVDS I/O interface circuits for more than 1.3 Gb/s operation. The LVDS receiver proposed in this paper utilizes a sense amp for the pre-amp instead of a conventional differential pre-amp. The proposed LVDS allows more than 1.3 Gb/s transmission speed with significantly reduced driver output voltage. Also, in order to further improve the power consumption and noise performance, this paper introduces an inductance impedance matching technique which can eliminate the termination resistor. A new form of unfolded impedance matching method has been developed to accomplish the impedance matching for LVDS receivers with a sense amplifier as well as with a differential amplifier. The proposed LVDS I/O circuits have been extensively simulated using HSPICE based on 0.35um TSMC CMOS technology. The simulation results show improved power gain and transmission rate by ${\sim}12%$ and ${\sim}18%$, respectively.

차동 전송 기술과 저 전압 스윙을 기반으로 하는 LVDS(Low Voltage Differential Signaling)는 저 전력으로 고속 데이터 전송을 필요로 하는 분야에 넓게 사용되어 왔다. 본 논문은 1.3 Gb/s 이상에서 동작하는 새로운 I/O 인터페이스 회로 기술을 소개한다. 기존의 LVDS 수신단에서 사용하는 차동 pre-amp 대신에 sense amplifier를 pre-amp로 사용하는 수신단을 제안하였으며 이러한 수신단은 LVDS 송신단 출력 전압을 상당히 줄이고 1.3 Gb/s 이상의 전송 속도를 제공할 수 있다. 또한 전력소비와 노이즈 특성을 더욱 향상시키기 위하여 종단 저항을 사용하는 대신 인덕턴스로 임피던스 매칭을 하는 방법을 소개하였다. LVDS 수신단의 pre-amp로 사용하는 differential amp와 sense amp의 입력 인덕턴스로 임피던스 매칭을 하기 위해 unfolded 임피던스 매칭의 새로운 방법을 제안하였다. 제안한 LVDS I/O 회로들의 성능 분석 및 평가를 위하여 0.35um TSMC CMOS 테크놀로지를 기본으로 HSPICE를 이용하여 시뮬레이션 하였으며, 약 12 %의 전력 이득과 약 18 %의 전송 속도 향상을 나타내었다.

Keywords

References

  1. W. J. Dally and J. Poulton, Digital System Engineering, Cambridge University Press, 1998
  2. IEEE Standard for Low-Voltage Differential Signals (LVDS) for Scalable Coherent Interface (SCI), 1596.3 SCI-LVDS Standard, IEEE Std. 1596.3-1996, 1994
  3. Electrical characteristics of low-voltage differential signaling(LVDS) interface circuits, TIA/EIA-644, National Semiconductor Corp., ANSI/TIA/EIA, 1996
  4. Y. Konishi, et al., "Interface Technologies for Memiries and ASICs - Review and Future Direction," IEICE Trans. on Electronics, vol.E82-C, pp. 438-446, Mar., 1999
  5. Gunjan Mandal, Pradip Mandal "Low Power LVDS Transmitter with Low Common mode Variation For 1GB/s-per Pin Operation," ISCAS, vol. 1 pp. I- 1120-1123, May, 2004
  6. AN-905 Transmission Line RAPIDESIGNER Operation and Applications Guide, National Semiconductor, 1997
  7. Andrea Boni, Andrea Pierazzi, Davide Vecchi "LVDS I/O Interface for Gb/s-per-Pin Operation in 0.35-um CMOS," IEEE Journal of Solid-State Circuits, vol. 36, pp. 706-711, April, 2001 https://doi.org/10.1109/4.913751
  8. Mats Hedberg, Tord Haulin "I/O Family with 200mV to 500mV Supply Voltage," ISSCC, pp. 340-350, February, 1997
  9. Uwe Vogel, Marcel Steinert, Rainer Kokozinski "LVDS I/O Cells with Rail-to-Rail Receiver Input for SONET/SDH at 1.25Gb/s," ESSCIRC, pp. 460-463, september, 2000
  10. Thomas H. Lee, The Design of CMOS Radio-Frequency Integrated Circuit, Cambridge, 2000
  11. J.C. Huang, Ro-Min Weng, Cheng-Chih Chang, Kang Hsu, and Kun-Yi Lin "A 2V 2.4GHz fully integrated CMOS LNA," ISCAS 2001, pp. 466-469, May 2001
  12. Hwang-Cherng Chow and Wen-Wann Sheen, "Low power LVDS circuit for serial data communications," ISPACS Proceedings, pp. 293-296, Dec. 2005
  13. Behzad Razavi, RF Microelectronics, Prentice Hall, 1998