• 제목/요약/키워드: Gate Insulator

검색결과 380건 처리시간 0.029초

${N_2}O$ 플라즈마 전처리와 엑시머 레이저 어닐링을 통한 $150^{\circ}C$ 공정의 실리콘 산화막 게이트 절연막의 막질 개선 효과 (High quality $SiO_2$ gate Insulator with ${N_2}O$ plasma treatment and excimer laser annealing fabricated at $150^{\circ}C$)

  • 김선재;한상면;박중현;한민구
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년도 추계학술대회 논문집 전기물성,응용부문
    • /
    • pp.71-72
    • /
    • 2006
  • 플라스틱 기판 위에 유도 결합 플라즈마 화학적 기상 증착장치 (Inductively Coupled Plasma Chemicai Vapor Deposition, ICP-CVD) 를 사용하여 실리콘 산화막 ($SiO_2$)을 증착하고, 엑시머레이저 어널링 (Excimer Laser Annealing, ELA) 과 $N_{2}O$ 플라즈마 전처리를 통해, 전기용량-전압(Capacitance-Voltage, C-V) 특성과 항복 전압장 (Breakdown Voltage Field) 과 같은 전기적 특성을 개선시켰다. 에너지 밀도 $250\;mJ/cm^2$ 의 엑시머 레이저 어닐링은 실리콘 산화막의 평탄 전압 (Flat Band Voltage) 을 0V에 가까이 이동시키고, 유효 산화 전하밀도 (Effective Oxide Charge Density)를 크게 감소시킨다. $N_{2}O$ 플라즈마 전처리를 통해 항복 전압장은 6MV/cm 에서 9 MV/cm 으로 향상된다. 엑시머 레이저 어닐링과 $N_{2}O$ 플라즈마 전처리를 통해 평탄 전압은 -9V 에서 -1.8V 로 향상되고, 유효 전하 밀도 (Effective Charge Density) 는 $400^{\circ}C$에서 TEOS 실리콘 산화막을 증착하는 경우의 유효 전하 밀도 수준까지 감소한다.

  • PDF

1mm의 채널을 갖는 ZnO 투명 박막 트랜지스터 (Transparent ZnO thin film transistor with long channel length of 1mm)

  • 이충희;안병두;오상훈;김건희;이상렬
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년도 추계학술대회 논문집 전기물성,응용부문
    • /
    • pp.34-35
    • /
    • 2006
  • Transparent ZnO thin film transistor (TFT) is fabricated on the glass substrates. The device consists of a high mobility intrinsic ZnO as a semiconductor active channel, Ga doped ZnO (GZO) as an electrode, $HfO_2$ as a gate insulator. GZO and $HfO_2$ layers are prepared by using a pulsed laser deposition and intrinsic ZnO layers are fabricated by using an rf-magnetron sputtering, respectively. The transparent TFT is highly transparent (> 87 %) and exhibits n-channel, enhancement mode behavior with a field-effect mobility as large as $11.7\;cm^2/Vs$ and a drain current on-to-off ratio of about $10^5$.

  • PDF

혈액내의 이온활동도 측정을 위한 ISFETs의 제조 (Fabrication of ISFETs for Measuring Ion-Activities in Blood)

  • 손병기;이종현;신장규
    • 대한전자공학회논문지
    • /
    • 제22권6호
    • /
    • pp.28-33
    • /
    • 1985
  • 집복회로제조기술을 이용하여 극소형이고 초경량이며 감도, 천택도 및 안정도가 뛰어난 ISFET(lon Sensitive Field Effect Transistor)를 제조하였다. 특히 사람의 혈액속에 나타나는 중요한 4가지 이온인 H+, K+, Na+, Ca++에 대하여 각가 선택적으로 반응하는 감지막을 형성하여 H+-ISFET, K+-ISFET, Na-ISFET 및 Ca++-ISFET를 제작하였다. 이들 4가지 ISFET의 감도는 각각 52mv/pH 42mv/pk, 59mv/pNa및 28mv/pCa로 나타났으며. 1초 미만의 빠른 응답을 보였다.

  • PDF

SOI형 대칭 DG MOSFET의 문턱전압 도출에 대한 간편한 해석적 모델 (A simple analytical model for deriving the threshold voltage of a SOI type symmetric DG-MOSFET)

  • 이정호;서정하
    • 대한전자공학회논문지SD
    • /
    • 제44권7호통권361호
    • /
    • pp.16-23
    • /
    • 2007
  • 본 논문에서는 완전 공핍된 SOI형 대칭 이중게이트 MOSFET의 문턱 전압에 대한 간단한 해석적 모델을 제시하고자 실리콘 몸체 내의 전위 분포를 근사적으로 채널에 수직한 방향의 좌표에 대해 4차 다항식으로 가정하였다. 이로써 2차원 포아송 방정식을 풀어 표면 전위의 표현식을 도출하고, 이 결과로부터 드레인 전압 변화에 의한 문턱 전압의 roll-off를 비교적 정확하게 기술할 수 있는 문턱 전압의 표현식을 closed-form의 간단한 표현식으로 도출하였다. 도출된 표현식으로 모의 실험을 수행한 결과 $0.01\;[{\mu}m]$의 실리콘 채널 길이 범위까지 채널 길이에 지수적으로 감소하는 것을 보이는 비교적 정확한 결과를 얻을 수 있음을 확인하였다.

NH3 Plasma Treatment를 사용한 고성능 TFT 제작 및 분석 (A Production and Analysis on High Quality of Thin Film Transistors Using NH3 Plasma Treatment)

  • 박희준;;이준신
    • 한국전기전자재료학회논문지
    • /
    • 제30권8호
    • /
    • pp.479-483
    • /
    • 2017
  • The effect of $NH_3$ plasma treatment on device characteristics was confirmed for an optimized thin film transistor of poly-Si formed by ELA. When C-V curve was checked for MIS (metal-insulator-silicon), Dit of $NH_3$ plasma treated and MIS was $2.7{\times}10^{10}cm^{-2}eV^{-1}$. Also in the TFT device case, it was decreased to the sub-threshold slope of 0.5 V/decade, 1.9 V of threshold voltage and improved in $26cm^2V^{-1}S^{-1}$ of mobility. Si-N and Si-H bonding reduced dangling bonding to each interface. When gate bias stress was applied, the threshold voltage's shift value of $NH_3$ plasma treated device was 0.58 V for 1,000s, 1.14 V for 3,600s, 1.12 V for 7,200s. As we observe from this quality, electrical stability was also improved and $NH_3$ plasma treatment was considered effective for passivation.

$LiNbO_3$/AIN 구조를 이용한 MFIS 커패시터의 제작 및 특성 (Fabrications and properties of MFIS capacitor using $LiNbO_3$/AIN structure)

  • 이남열;정순원;김용성;김진규;정상현;김광호;유병곤;이원재;유인규
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2000년도 하계학술대회 논문집
    • /
    • pp.743-746
    • /
    • 2000
  • Metal-ferroelectric-insulator-semiconductor(MFIS) devices using Pt/$LiNbO_3$/Si structure were successfully fabricated. The dielectric constant of the AIN film calculated from the capacitance in the accumulation region in the capacitance-voltage(C-V) curve was about 8.2. The gate leakage current density of MIS devices using a aluminum electrode showed the least value of 1$\times$$1O^{-8}$A/$cm^2$ order at the electric field of 500kV/cm. The dielectric constant of $LiNbO_3$film on AIN/Si structure was about 23 derived from 1MHz capacitance-voltage (C-V) measurement and the resistivity of the film at the field of 500kV/cm was about 5.6$\times$ $1O^{13}$ $\Omega$.cm.

  • PDF

이중 에피층을 가지는 SOI RESURF LIGBT 소자의 에피층 두께비에 따른 항복전압 특성분석 (Breeakdown Voltage Characteristics of the SOI RESURF LIGBT with Dual-epi Layer as a function of Epi-layer Thickness)

  • 김형우;김상철;서길수;방욱;김남균
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
    • /
    • pp.110-111
    • /
    • 2006
  • 이중 에피층을 가지는 SOI (Silicon-On-Insulator) RESURF(REduced SURface Field) LIGBT(Lateral Insulated Gate Bipolar Transistor) 소자의 에피층 두께에 따른 항복전압 특성을 분석하였다. 이중 에 피층 구조를 가지는 SOI RESURF LIGBT 소자는 전하보상효과를 얻기 위해 기존 LIGBT 소자의 n 에피로 된 영역을 n/p 에피층의 이중 구조로 변경한 소자로 n/p 에피층 영역내의 전하간 상호작용에 의해 에피 영역 전체가 공핍됨으로써 높은 에피 영역농도에서도 높은 항복전압을 얻을 수 있는 소자이다. 본 논문에서는 LIGBT 에피층의 전체 두께와 농도를 고정한 상태에서 n/p 에피층의 두께가 변하는 경우에 항복전압 특성의 변화에 대해 simulation을 통해 분석하였다.

  • PDF

차세대 비휘발성 메모리에 사용되는 High-k 절연막의 터널링 특성 (Tunneling Properties in High-k Insulators with Engineered Tunnel Barrier for Nonvolatile Memory)

  • 오세만;정명호;박군호;김관수;정홍배;이영희;조원주
    • 한국전기전자재료학회논문지
    • /
    • 제22권6호
    • /
    • pp.466-468
    • /
    • 2009
  • The metal-insulator-silicon (MIS) capacitors with $SiO_2$ and high-k dielectrics ($HfO_2$, $Al_2O_3$) were fabricated, and the current-voltage characteristics were investigated. Especially, an effective barrier height between metal gate and dielectric was extracted by using Fowler-Nordheim (FN) plot and Direct Tunneling (DT) plot of quantum mechanical(QM) modeling. The calculated barrier heights of thermal $SiO_2$, ALD $SiO_2$, $HfO_2$ and $Al_2O_3$ are 3.35 eV, 0.6 eV, 1.75 eV, and 2.65 eV, respectively. Therefore, the performance of non-volatile memory devices can be improved by using engineered tunnel barrier which is considered effective barrier height of high-k materials.

포인트 터널링과 라인 터널링을 모두 고려한 실리콘 기반의 포켓 터널링 전계효과 트랜지스터의 최적 구조 조건 (Guide Lines for Optimal Structure of Silicon-based Pocket Tunnel Field Effect Transistor Considering Point and Line Tunneling)

  • 안태준;유윤섭
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2016년도 추계학술대회
    • /
    • pp.167-169
    • /
    • 2016
  • 이 논문은 라인 터널링과 포인트 터널링을 모두 고려한 포켓 터널링 전계효과 트랜지스터의 여러가지 구조 및 물질 파라미터에 따른 시뮬레이션 결과를 소개한다. 포켓의 도핑 농도와 두께가 증가할수록 구동전류 $I_{on}$이 증가하고 포켓의 두께와 게이트 절연체의 유전율이 증가할수록 SS(subthreshold swing)가 좋아짐을 보인다. hump 효과는 SS를 나쁘게 하기 때문에 최소화할 수 있도록 최적의 구조를 만들어야 한다.

  • PDF

Cross-Linked PVP 게이트 유기 박막트랜지스터 (Organic Thin Film Transistors with Cross-Linked PVP Gates)

  • 장지근;오명환;장호정;김영섭;이준영;공명선;이영관
    • 마이크로전자및패키징학회지
    • /
    • 제13권1호통권38호
    • /
    • pp.37-42
    • /
    • 2006
  • 유기 박막트랜지스터(OTFTs)제작에서 PVP-게이트 절연막의 형성과 처리가 소자성능에 미치는 영향을 조사하였다. 유기 게이트 용액의 제조에서는 polyvinyl 계열의 PVP(poly-4-vinylphenol)를 용질로, PGMEA (propylene glycol monomethyl ether acetate)를 용매로 사용하였다. 또한 열경화성 수지인 poly(melamine-co-formaldehyde)를 경화제로 사용하여 유기 절연막의 cross-link를 시도하였다. MIM 시료의 전기적 절연 특성을 측정한 결과, PVP-기반 유기 절연막은 용액의 제조에서 PGMEA에 대한 PVP와 poly (melamine-co-formaldehyde)의 농도를 증가시킬수록 낮은 누설전류 특성을 나타내었다. OTFT 제작에서는 PGMEA에 대해 PVP를 20 wt%로 섞은 PVP(20 wt%) copolymer와 5 wt%와 10 wt%의 poly(melamine-co-formaldehyde)를 경화제로 추가한 cross-linked PVP(20 wt%)를 게이트 유전 재료로 사용하였다. 제작된 트랜지스터들에서 전계효과 이동도는 5 wt % cross-linked PVP(20 wt%) 소자에서 $0.31cm^2/Vs$로, 그리고 전류 점멸비는 10 wt% cross-linked PVP(20 wt%) 소자에서 $1.92{\times}10^5$으로 가장 높게 나타났다.

  • PDF