

# 이중 에피층을 가지는 SOI RESURF LIGBT 소자의 에피층 두께비에 따른 항복전압 특성분석

김형우, 김상철, 서길수, 방욱, 김남균  
한국전기연구원 재료응용연구단 전력반도체연구그룹

## Breakdown Voltage Characteristics of the SOI RESURF LIGBT with Dual-epi Layer as a function of Epi-layer Thickness

Hyoung-Woo Kim, Sang-Cheol Kim, Wook Bahng, In-Ho Kang and Nam-Kyun Kim

Power Semiconductor Group, Advanced Materials and Applications Division, Korea Electrotechnology Research Institute

**Abstract :** 이중 에피층을 가지는 SOI (Silicon-On-Insulator) RESURF(REduced SURface Field) LIGBT(Lateral Insulated Gate Bipolar Transistor) 소자의 에피층 두께에 따른 항복전압 특성을 분석하였다. 이중 에피층 구조를 가지는 SOI RESURF LIGBT 소자는 전하보상효과를 얻기 위해 기존 LIGBT 소자의 n 에피로 된 영역을 n/p 에피층의 이중 구조로 변경한 소자로 n/p 에피층 영역내의 전하간 상호작용에 의해 에피 영역 전체가 공핍됨으로써 높은 에피 영역 농도에서도 높은 항복전압을 얻을 수 있는 소자이다. 본 논문에서는 LIGBT 에피층의 전체 두께와 농도를 고정된 상태에서 n/p 에피층의 두께가 변하는 경우에 항복전압 특성의 변화에 대해 simulation을 통해 분석하였다.

**Key Words :** LIGBT, dual-epi layer, Breakdown voltage, RESURF

### 1. 서론

SOI RESURF LIGBT는 절연격리가 쉽고, 낮은 누설전류 특성을 가지기 때문에 고전압 IC에 적용하기가 쉽고, VLSI 공정에 적합하며 다른 소자들과의 집적이 용이하다는 장점을 지닌 소자이다.[1-3]

LIGBT와 같은 소자의 설계에 있어서 중요한 설계변수에는 항복전압(BV)과 순방향 전압강하( $V_F$ )가 있다. 일반적인 고전압 소자의 경우 낮은  $V_F$ 를 얻기 위해서는 에피층의 농도를 높게 사용해야 하지만 에피층의 농도가 높아지는 경우 BV가 낮아지게 된다. 따라서 소자의 설계시에 BV와  $V_F$ 간의 관계를 고려하여 적절한 에피층 농도를 가지도록 설계하여야 한다. 하지만 이중 에피층을 가지는 소자의 경우에는 에피층 영역내 전하간의 전하보상효과에 의해 높은 에피층 농도에서도 낮은  $V_F$ 와 높은 BV를 얻을 수 있다는 장점이 있다.[4]

본 논문에서는 이중 에피층을 가지는 SOI RESURF LIGBT에 대해 전체 에피층의 두께와 농도를 고정시킨 상태에서 n/p 에피층의 두께비가 변하는데 따른 BV 특성에 대해 연구하였다. 제안된 소자는 전하보상효과를 얻기 위해 에피층의 구조가 n/p의 이중 에피층으로 되어 있으며, *trenched gate* 및 *anode*를 사용하여 균일한 전류분포를 얻을 수 있도록 하였다. 소자의 특성은 2차원 공정 simulator인 ATHENA와 소자 simulator인 ATLAS를 사용하여 검증하였다.[5]

### 2. 본론

#### 2.1 소자구조




그림 1. Simulation에 사용된 소자의 구조도

표 1. Simulation에 사용된 n/p 에피층 두께

	N-epi ( $\mu\text{m}$ )	P-epi ( $\mu\text{m}$ )
case1	1	4
case2	1.5	3.5
case3	2	3
case4	2.5	2.5
case5	3	2
case6	3.5	1.5
case7	4	1

그림 1은 simulation에 사용된 소자의 구조를 나타낸 것이다. 전하보상효과를 얻기 위해 n/p의 이중 에피층 구조를 사용하였다. N/p 에피층의 농도는 각각  $2 \times 10^{15}/\text{cm}^3$ 를 사용하였고, 에피층의 길이는  $30\mu\text{m}$ , 매몰 산화막은  $1\mu\text{m}$ , 게이트 산화막은  $500\text{\AA}$ 를 사용하였다. 표 1에 simulation에 사용된 n/p 에피층의 두께를 나타내었다.

## 2.2 Simulation 결과 및 고찰

그림 2에 표 1의 각각의 case에 대한 항복전압의 변화를 나타내었다. 그림에서 보면 n 에피층의 두께가 증가할수록 항복전압이 감소하다가 n/p 에피층 두께가  $2.5\mu\text{m}$ 로 동일하게 되면 가장 높은 항복전압을 나타내며 이후 다시 감소하고 있음을 알 수 있다. 이것은 에피층의 두께비가 변할 경우 n/p 에피층 내의 전하량이 변하게 되어 전하보상효과가 충분히 나타나지 않게 되어 에피층 영역 전체가 공핍되지 않기 때문이다. 본 논문에서 사용된 이중 에피층을 가지는 소자의 경우 n/p 에피층의 전하량에 따른 전하보상효과에 의해 에피층이 공핍되어 항복전압이 결정되므로 높은 항복전압을 얻기 위해서는 에피층 영역 전체가 공핍되도록 적절한 n/p 에피층 두께를 선택하는 것이 중요하다.






그림 2. N/p 에피층 두께에 따른 항복전압 특성

그림 3은 case 1, case 4 및 case 7에 대해 소자 표면 및 에피층-매몰산화막 경계에서의 전계 분포를 나타낸 것이다. 그림에서 볼 수 있듯이 n/p 에피층 영역의 두께가 동일한 case 4의 경우에는 전계의 peak가 gate 및 anode 양쪽에서 나타나고 있으나 case 1과 7의 경우에는 anode 영역 부근에서 전계집중 현상이 일어나고 있다. 특히 case 1의 경우는 p 에피층 영역이 완전 공핍되지 않고 있으며 case 7의 경우도 n 에피층은 공핍이 완전하게 이루어지지 않기 때문에 낮은 항복전압을 나타내게 된다.



(a) 표면전계분포



(b) 에피층-매몰산화막 경계면에서의 전계분포  
그림 3. 표면 및 에피층-매몰산화막 경계면에서의 전계분포

## 3. 결과 및 고찰

이중 에피층을 가지는 SOI RESURF LIGHT에 대해 n/p 에피층의 두께비에 따른 항복전압 특성을 simulation을 통해 분석하였다. 에피층의 두께는  $5\mu\text{m}$ 로 고정된 상태에서 n/p 에피층의 두께비만을 변화시켜가며 simulation을 수행한 결과 n/p 에피층의 두께가  $2.5\mu\text{m}$ 로 동일한 경우에 205 V로 가장 높은 항복전압을 얻을 수 있었으며, 에피층 두께가 다른 경우에는 n 또는 p 에피층의 일부가 공핍되지 않음으로 인해 anode 영역 부근에서 전계집중 현상이 일어나게 되어 낮은 항복전압을 나타내고 있음을 알 수 있었다. 이중 에피층 구조를 가지는 소자의 경우 에피층의 농도와 두께에 따라 항복전압의 변화가 크므로 높은 항복전압을 얻기 위해서는 최적의 에피층 농도와 두께를 찾기 위한 연구가 필요하다.

## 감사의 글

본 연구는 과기부 기본연구사업인 “150W급 플라이백 전원장치용 power MOSFET 내장형 제어 IC 개발”과제에 의한 것입니다.

## 참고 문헌

- [1] B.Murari, F. Bertoti and G. A. Vignola, "Smart Power ICs" New York, 1995.
- [2] Yusuke Kawahuchi et al., "Predicted Electrical Characteristics of 4500V Super Multi-Resurf MOSFET", Proc., 11th ISPSD, pp. 95-98, 1999.
- [3] A Nezar et al., IEEE Trans. Electronics Devices, Vol. 38, pp. 1676-1680, July, 1991.
- [4] Tihanyi, US-patent 5,438,215, 1995.
- [5] Silvaco TCAD manuals, ATLAS, ATHENA, Silvaco International, Co. USA.