• 전자공학회논문지 IE
• /
• 제48권3호
• /
• pp.20-25
• /
• 2011

본 논문은 와이브로 통신환경에서 SDR(Software Defined Radio) 시스템을 위한 실행속도 증진 방법을 개발하였다. 본 논문에서는 SDR 기능 구현을 위해 GPU(Graphics Processing Unit)라는 새로운 프로세서를 사용하였다. 일반적으로 통신시스템에서는 DSP(Digital Signalling Processor)나 FPGA(Field Programmable Gate Array)를 이용하여 시스템을 구현한다. 그러나 이러한 프로세서는 장단점이 커서 구현 및 디버깅을 하기 어렵다. GPU는 다수의 프로세서로 구성되어 있어 벡터 처리에 적합하며, 각 프로세서는 thread의 셋으로 구성이 되어 있다. 본 논문에서는 GPU만의 자원뿐만 아니라 CPU 자원 까지 사용하기 위한 Framework 또한 구현하였다. 다양한 실험결과, 본 제안 시스템이 와이브로 환경에서 우수한 성능을 제공함을 확인할 수 있었다.

• 한국정보통신학회논문지
• /
• 제12권10호
• /
• pp.1794-1800
• /
• 2008

본 논문에서는 PLA를 사용하여 디지털논리 스위칭함수를 효과적으로 구성하는 방법을 제안하였다. 제안한 방법은 먼저 포스트 대수를 기반으로 MIN 대수연산과 MAX 대수연산을 제안하였고, 이를 구현하기 위해 T-gate에 대해 논의하였다. 그리고 PLA의 기본 회로인 MIN 배열, MAX 배열과 리터럴에 대해 논의하였다. PLA를 사용하여 디지털논리스위칭함수를 설계하기 위해 변수분할, 모듈러 구조, 리터럴 생성기, 복호기와 인버터를 제안하였다. 제안한 방법은 좀 더 콤펙트하고 확장성이 용이하다.

• 전기전자학회논문지
• /
• 제26권1호
• /
• pp.111-118
• /
• 2022

본 논문에서는 고전압 SiC Power 소자와 집적이 가능한 4H-SiC CMOS에 대해 연구하였다. SiC CMOS 소자 연구를 통해 고출력 SiC Power 소자와 함께 제작을 가능하게 함으로써 SiC 전력소자를 이용하는 고출력 시스템의 효율 및 비용면에서 우수한 성능을 기대할 수 있다. 따라서 4H-SiC 기판에서 CMOS를 설계한 후 TCAD 시뮬레이션을 통해 전기적 특성 및 고온 동작 신뢰성을 비교하였다. 특히 높은 온도에서 신뢰성 있는 동작을 위해 gate dielectric으로 HfO₂를 변경함으로써 SiO₂보다 열적 특성이 개선됨을 확인하였다.

• 대한전자공학회논문지
• /
• 제23권1호
• /
• pp.65-73
• /
• 1986

Experiment have been conducted about thin oxide characteristics according to O2/N2 ratio needed for EEPROM cell fabrication. As a result, we think that there is no problem even if we grow oxide layer with large O2/N2 ratio and short exidation time and when the water is implated by As before oxidation, the oxide breakdown field is about IMV/cm lower than that is not implanted. Especially, the thin oxide characteristic seems to be affected largely by wafer cleaning and oxidation in air. On the basis of these, tunnel type EEPROM cell is fabricated by 3um CMOS process and its characteristic is studied. Tunnel oxide thickness(100\ulcorner is chosen to allow Fowler-Nordheim tunneling to charge the floating gate at the desired programming voltage and tunnel area(2x2um\ulcorneris chosen to increase capacitive coupling ratio. For program operation, high voltage (20-22V) is applied to the control gate, while both drain and source are gdrounded. The drain voltage for erase is 16V. It is shown that charge retention characteristics is not limited by leakage in the oxide and program/erase endurance is over 10E4 cycles of program erase operation.

• 건축역사연구
• /
• 제9권3호
• /
• pp.37-49
• /
• 2000

Jeong-Gak is one of the Confucian architecture in Cho-Sun Dynasty. This study is founded on the architectural characteristics and the Confucian order of Jeong-Gak. The Cho-Sun Dynasty had put in operation positive Jeong-Pyo Policy for diffusion Confusion ethics and educate the people. Prize methods of Jeong-Pyo Policy are Jeong-Ryeo, Jeong-moon, remit corvee, present a post and present goods. Jeong-Moon and Jeong-Ryeo is red gate. Vocabularies of Jeong-Moon and Jeong-Ryeo have used mixing but I think that both meaning is different essentially each other. The red gate that elected in front of gate or gateway is Jeong-Moon and another red gate that elected an entrance a village is Jeong-Ryeo. Jeong-Moon and Jeong-Ryeo have no roof, so they are many problem for maintenance and management. Accordingly Jeong-Gak come out from the reign of King Jung-Jong because shelter of Jeong-Moon and Jeong-Ryeo. The function of the Jeong-Gak is shelter of the Jeong-Moon and Jeong-Ryeo, encouragement of Sam-Gang(三綱) ethics, and ostentation of a family. Besides it has a monumental characteristic. It has been distributed the whole country land that Jeong-Gak is closely related with the community of same family (rural community) the latter period of the Cho-Sun Dynasty. The architectural particularity of the Jeong-Gak is brilliance of building materials as compared with different Confucian architecture and appearance of various architectural type. It is that a type of Jeong-Gak appeared Jeong-Ryeo-Gak type, a lofty gate type, and Stone Jeong-Ryeo type. And there are keeping a rule that is to say Confucian order clearly.

• 한국전자통신학회논문지
• /
• 제12권1호
• /
• pp.101-108
• /
• 2017

양자게이트 행렬은 치수가 r, 제어상태벡터 수가 n 및 표적상태벡터 수가 1인 경우에 $r^{n+1}{\times}r^{n+1}$ 차원 행렬이므로 n 증가에 따른 행렬 크기는 지수 함수적 증가 특성을 갖는다. 만약 제어상태벡터의 경우 수가 $2^n$이라면 $2^n-1$ 경우는 입력이 출력에 보전되는 단위행렬의 항등연산이고, 오직 한 개의 제어상태벡터 연산만이 표적상태벡터에 대한 유니터리 연산이다. 본 논문은 행렬차원 증가에 결정적 기여를 하는 $2^n-1$개의 단위행렬 연산을 한 동작의 산술멱승 연산으로 대체할 수 있는 새로운 함수 임베딩 방법을 제안한다. 제안한 함수 임베딩 방법은 다치 임계값을 갖는 2진 리터럴 스위치를 사용하므로 범용 하이브리드 MCU 게이트를 $r{\times}r$ 유니터리 행렬로 실현할 수 있다.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.58-65
• /
• 2009

본 논문에서는 캐패시터로 상승 시간과 하강 시간을 조절하고 슈미트 트리거의 스위칭 전압을 이용한 데드 타임 회로를 갖는 고전압 구동 IC (High Voltage Gate Driver IC)를 설계하였다. 설계된 고전압 구동 IC는 기존 회로와 비교하여 온도에 따 른 데드 타임 변동을 약 52% 줄여 하프브리지 컨버터의 효율을 증대시켰으며 캐패시터 값에 따라 가변적인 데드 타임을 가진다. 또한 숏-펄스 (short-pulse) 생성회로를 추가하여 상단 레벨 쉬프트 (High side part Level shifter)에서 발생하는 전력소모를 기존의 회로에 비해 52% 감소 시켰고, UVLO를 추가하여 시스템의 오동작을 방지하여 시스템의 안정도를 향상시켰다. 제안한 회로를 검증하기 위해 Cadence의 Spectre을 이용하여 시뮬레이션 하였고 1.0um 공정을 이용하였다.

• 한국산학기술학회논문지
• /
• 제15권8호
• /
• pp.5213-5218
• /
• 2014

유기메모리 제작을 위해 플라즈마 중합법에 의해 절연박막, 터널링 박막을 제작하였고, Au 메모리박막을 이용하여 플로팅게이트형 유기메모리를 제작하였다. 플로팅 게이트형 유기메모리의 메모리층의 전하충전 및 방전에 따른 유기메모리 동작특성을 생각해 보았고, 이를 증명하고자 게이트전압에 따른 히스테리전압 및 메모리전압을 측정하였다. 그 결과 게이트 전압의 인가에 따른 메모리층의 동작 이론을 증명하고자 게이트전압이 증가함에 따른 소스-드레인 전류의 히스테리시스 현상이 심해지는 것을 확인하였고, -60~60[V]전압 인가시 26[V]의 큰 히스테리시스 전압값을 보였다. 또한 게이트 전극에 쓰기전압인가에 따른 현상을 본 결과, 60[V]의 쓰기 전압을 인가하였을 시 13[V]의 memory 전압을 나타내었고, 80[V]의 쓰기전압을 인가하였을 시 18[V]로 memory 전압이 약 40[%] 향상된 수치를 보였다. 이로부터 메모리층의 전하 충전 및 방전에 따른 메모리 동작특성 이론을 실험적으로 검증하였다.

• Journal of electromagnetic engineering and science
• /
• 제14권3호
• /
• pp.284-292
• /
• 2014

This paper presents a characteristic evaluation of commercial gallium nitride (GaN) transistors having two different gate-lengths of $0.4-{\mu}m$ and $0.25-{\mu}m$ in the design of a class-S power amplifier (PA). Class-S PA is operated by a random pulse-width input signal from band-pass delta-sigma modulation and has to deal with harmonics that consider quantization noise. Although a transistor having a short gate-length has an advantage of efficient operation at higher frequency for harmonics of the pulse signal, several problems can arise, such as the cost and export license of a $0.25-{\mu}m$ transistor. The possibility of using a $0.4-{\mu}m$ transistor on a class-S PA at 955 MHz is evaluated by comparing the frequency characteristics of GaN transistors having two different gate-lengths and extracting the intrinsic parameters as a shape of the simplified switch-based model. In addition, the effectiveness of the switch model is evaluated by currentmode class-D (CMCD) simulation. Finally, device characteristics are compared in terms of current-mode class-S PA. The analyses of the CMCD PA reveal that although the efficiency of $0.4-{\mu}m$ transistor decreases more as the operating frequency increases from 955 MHz to 3,500 MHz due to the efficiency limitation at the higher frequency region, it shows similar power and efficiency of 41.6 dBm and 49%, respectively, at 955 MHz when compared to the $0.25-{\mu}m$ transistor.

• 한국수자원학회논문집
• /
• 제57권6호
• /
• pp.385-392
• /
• 2024

하천으로 해수의 유입을 막기 위해 하구에 수문을 설치함으로써 해수유입은 막을 수 있었으나 이로 인해 하천의 유속은 급격히 감소하여 흐름이 없는 하천으로 변화되었다. 하천은 흐름이 있어야 하천의 기능을 유지할 수 있기에 본 연구에서는 하구에 수문 설치로 인하여 흐름이 발생하지 않은 하천인 심곡천을 대상으로 수문 운영을 통해 하천의 흐름을 개선하도록 검토하였다. 조위에 따라 수문을 운영하게 되면 최고 및 최저 목표수위를 유지하면서 현재 0.05 m/s의 느린 유속에서 약 10배 정도 빠른 0.49 m/s까지 상승시켜 물이 흐르는 하천으로 변화시킬 수 있는 것으로 검토되었다.