• 제목/요약/키워드: Full-chip

검색결과 212건 처리시간 0.025초

Wire Bonding PBGA 패키지의 솔더볼 그리드 패턴에 따른 열-기계적 거동 (Thermo-mechanical Behavior of Wire Bonding PBGA Packages with Different Solder Ball Grid Patterns)

  • 주진원
    • 마이크로전자및패키징학회지
    • /
    • 제16권2호
    • /
    • pp.11-19
    • /
    • 2009
  • 모아레 간섭계를 이용하여 와이어 본딩 플라스틱 볼 그리드 (WB-PBGA) 패키지의 열-기계적인 거동 특성을 연구하였다. 실시간 모아레 간섭계를 이용하여 각 온도단계 에서 변위분포를 나타내는 간섭무늬를 각각 얻고, 그로부터 굽힘변형 거동 및 솔더볼의 변형률에 대한 해석을 비교하여 수행하였다. 본 실험에서는 full grid와 perimeter with central connections 및 perimeter의 배열 형태를 갖는 세 가지 패키지를 사용하였으며, 이 배열 형태를 비교하여 굽힘변형 및 솔더볼의 평균변형률을 자세하게 해석하였다. 솔더볼의 유효변형률은 WB-PBGA-FG의 경우 칩 가장자리 바로 바깥쪽 솔더볼에서, WB-PBGA-P/C의 경우 가운데 연결 솔더볼의 가장 바깥 솔더볼에서, WB-PBGA-P의 경우는 칩과 가장 기까운 안쪽 솔더볼에서 최대값을 가지는 것으로 나타났다.

  • PDF

전브리지 공진형 인버터에 의한 단상 유도전동기의 디지탈 제어에 관한 연구(2) (A Study on the Digital Control of Single Phase Induction Motor Driven by the Full Bridge Resonant Inverter(2))

  • 노영오;박진길
    • Journal of Advanced Marine Engineering and Technology
    • /
    • 제17권5호
    • /
    • pp.86-98
    • /
    • 1993
  • The application of A.C. motor for servo system is rapidly increased according to the recent advance of power electronics and digital control techniques. The induction motor which has a simple structure and needs less maintenance has become to be used widely in the industrial field for the speed and position control recently. In this paper, the full-bridge resonant inverter is applied to the speed control of single phase inducting motor. The digital PID control algorithm is used and the control parameter is determined by the Zigler-Nichols transient response method. The speed control is carried out by the one chip micro-processor(intel EV 8097BH) and control program is developed by the assembly language. By the experimental result, it is confirmed that the speed of single phase induction motor driven by full bridge series inverter can be smoothly controlled by a digital PID controller.

  • PDF

Demodulator를 탑재한 Full-Duplex RFID칩 설계 (Design of a Full-Duplex RFID chip with Demodulator)

  • 김도균;이광엽
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2000년도 추계학술발표논문집 (상)
    • /
    • pp.465-468
    • /
    • 2000
  • 본 논문에서는 인식코드를 전송할 수 있는 modulator 뿐만 아니라 Reader system으로부터 코드 전송제어 명령어를 수신할 수 있고 향후 EEPROM과 더불어 인식코드를 수정할 수 있는 RFID (Radio Frequency IDentification) Transponder 칩 설계에 관한 내용을 다룬다. RFID칩은 배터리를 사용하지 않고 명령어와 함께 형성되는 Field로부터 전원을 생성하고 동시에 코드를 제공하는 Full-Duplex 구조로 설계하였다. Transponder IC는 power-generation 회로, clock generation 회로, digital block, modulator, overvoltage protection 회로로 구성된다. 설계된 칩은 저전력 회로를 적용하여 원거리 transponder칩을 구현할 수 있도록 하였다. 설계된 회로는 $0.6{\mu}m$ 현대 CMOS 공정으로 레이아웃 하였으며 제작중에 있다.

  • PDF

On the route towards Si-based full color LED microdisplays for NTE applications

  • Smirnov, A.;Labunov, V.;Lazarouk, S.
    • 한국정보디스플레이학회:학술대회논문집
    • /
    • 한국정보디스플레이학회 2005년도 International Meeting on Information Displayvol.I
    • /
    • pp.727-731
    • /
    • 2005
  • Design and manufacturing process of a full color LED microdislay fabricated by standard CMOS technology and containing an array of aluminum / nanostructured porous silicon reverse biased light emitting Schottky diodes will be discussed. Being of a solid state construction, this microdisplays are cost-effective, thin and light in weight due to very simple device architecture. Its benefits include also super high resolution, wide viewing angles, fast response time and wide operating temperature range. The advantages of full integration of an LED-array and driving circuitry onto a Si-chip will be also discussed.

  • PDF

Body-Bias Technique을 이용한 저전압 진동에너지 하베스팅 전파정류회로 (A Low-Voltage Vibrational Energy Harvesting Full-Wave Rectifier using Body-Bias Technique)

  • 박근열;유종근
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2017년도 추계학술대회
    • /
    • pp.425-428
    • /
    • 2017
  • 본 논문에서는 진동 에너지를 이용하여 에너지를 수확하는 전파 정류 하베스팅 회로를 설계하였다. 설계된 회로는 저전압에서도 전력효율이 우수하도록 Beta-Multiplier를 이용하여 Body-Bias technique을 Negative Voltage Converter에 적용하였으며, Comparator를 Bulk-Driven type으로 설계하였다. 제안된 회로는 $0.35{\mu}m$ CMOS 공정으로 설계하였으며, 설계된 회로의 칩 면적은 $931{\mu}m{\times}785{\mu}m$이다.

  • PDF

남자프로골퍼의 30 야드 칩샷과 피치샷 동작의 운동학적 차이 (Kinematical Differences of the Male Professional Golfers' 30 Yard Chip Shot and Pitch Shot Motion)

  • 편은경;박영훈;염창홍;손승;서국웅;서국은
    • 한국운동역학회지
    • /
    • 제17권2호
    • /
    • pp.177-185
    • /
    • 2007
  • Even though there were no clear definitions of the short game and short game distance, short game capability is crucial for a good golf score. Generally, chip shot and pitch shot are regarded as two principal components of the short game. Chip shot is a short, low trajectory shot played to the green or from trouble back into play. Pitch shot is a high trajectory shot of short length. Biomechanical studies were conducted usually to analyze full swing and putting motions. The purpose of the study was to reveal the kinematical differences between professional golfers' 30 yard $53^{\circ}wedge$ chip shot and $56^{\circ}wedge$ pitch shot motions. Fifteen male professional golfers were recruited for the study. Kinematical data were collected by the 60 Hz three-dimensional motion analysis system. Statistical comparisons were made by paired t-test, ANOVA, and Duncan of the SPSS 12.0K with the $\alpha$ value of .05. Results show that both the left hand and the ball were placed left of the center of the left and right foot at address. The left hand position of the chip shot was significantly left side of that of the pitch shot. But the ball position of the pitch shot was significantly right side of that of the chip shot. All body segments aligned to the left of the target line, open, at address. Except shoulder, there were no significant pelvis, knee, and feet alignment differences between chip shot and pitch shot. These differences at address seem for the ball height control. Pitch shot swing motions(the shoulder and pelvis rotation and the club head travel distance) were significantly bigger than those of the chip shot. Club head velocity of the pitch shot was significantly faster than that of the chip shot at the moment of impact. This was for the same shot length control with different lofted clubs. Swing motion differences seem mainly caused by the same shot length control with different ball height control.

플립칩 패키징 언더필 유동특성에 관한 연구 (Underfill Flow Characteristics for Flip-Chip Packaging)

  • 송용;이선병;전성호;임병승;정현석;김종민
    • 마이크로전자및패키징학회지
    • /
    • 제16권3호
    • /
    • pp.39-43
    • /
    • 2009
  • 본 연구에서는 언더필 공정에서 플립칩과 기판사이의 모세관 작용에 의한 언더필 유동 경향에 대해 살펴보고, 언더필의 점도와 토출 위치에 따른 언더필 유동특성에 대해 살펴보았다. 플립칩의 사이즈는 $5mm{\times}5mm{\times}0.65^tmm$이며, 솔더 범프의 직경은 100 ${\mu}m$, 피치(pitch)간격은 150 ${\mu}m$, 총 1024 I/O(Input/Output)단자의 Full Grid 형태의 플립칩을 사용하였다. 기판으로 투명한 글래스 기판을 사용하였으며 플립칩 패키징의 접합 높이는 50 ${\mu}m$으로 제작하였다. 언더필의 점도 및 토출 위치가 유동특성에 미치는 영향을 살펴보기 위해, 세 종류의 점도 특성($2000{\sim}3700$cps)을 가지는 언더필과 토출 위치를 모서리와 중앙부위로 설정하였다. 언더필의 유동특성 및 충진 시간(filling time)은 CCD카메라를 사용하여 관찰하였다. 실험 결과, 언더필은 솔더 범프에 의한 유동 저항으로 인하여 가장자리 효과(edge effect)가 나타나 칩의 양쪽 측면 유동이 더 빠르게 진전되는 것을 알 수 있었다. 또한, 중앙 부위에서 토출한 경우에 비해 모서리에서 토출한 경우가, 가장자리 효과가 크고 이로 인해 칩의 양쪽 측면 유동이 더 빠르게 진전되어 충진 시간이 더 빠르다는 것을 알 수 있었다. 또한, 점도가 낮을수록, 언더필 유동이 빠르고 가장자리 효과가 크게 나타나며 전체 충진 시간이 감소됨을 알 수 있었다.

  • PDF

분리형 구조의 고화질 멀티 포맷 비디오 복호기: MPEG-2/MPEG-4/H.264와 VC-1 (A Detachable Full-HD Multi-Format Video Decoder: MPEG-2/MPEG-4/H.264, and VC-1)

  • 배종우;조진수
    • 정보처리학회논문지A
    • /
    • 제15A권1호
    • /
    • pp.61-68
    • /
    • 2008
  • 본 논문에서는 MPEG-2, MPEG-4, H.264/AVC 및 VC-1 코덱 표준을 동시에 지원하는 멀티 포맷 비디오 복호기 (MFD)의 설계 방법을 제안한다. 제안하는 MFD는 디지털-TV SoC 에 필요한 고사양의 고화질급 비디오 처리를 목표로 하였다. 리스크 프로세서, 온칩 메모리 및 주변 회로 등의 크기가 큰 공용 자원들을 공유하여 크기를 최소화 하였다. 또한, 코덱 별로 추가 및 제거가 용이한 분리 가능한 구조를 사용하였다. 이러한 구조는 이미 설계되고 검증된 코덱의 안정성의 유지를 용이하게 해준다. 설계된 MFD는 65nm 공정에서 크기가 약 2.4M 게이트 이며, 동작속도는 225MHz이다. 본 논문에서 제안한 MFD는 현재까지 알려진 MFD 중 최고 성능인 고화질급(1080p@30fps) 이상의 비디오 디코딩을 지원하며, 가장 많은 종류의 비디오 코덱 표준을 지원한다.

결합 커패시턴스의 영향을 고려한 CMOS 셀 구동 모델 (A CMOS Cell Driver Model to Capture the Effects of Coupling Capacitances)

  • 조경순
    • 대한전자공학회논문지SD
    • /
    • 제42권11호
    • /
    • pp.41-48
    • /
    • 2005
  • 미세 선 폭을 갖는 반도체 칩에서 관찰할 수 있는 crosstalk 효과는 배선 회로 사이에 존재하는 결합 커패시턴스에 의한 현상이다. 칩 전체에 대한 타이밍 분석의 정확도는 칩을 구성하는 셀과 배선에 대한 지연시간 예측 자료의 정확도에 의해서 결정된다. 본 논문에서는 결합 커패시턴스에 의한 crosstalk 효과를 반영하여 지연시간을 정확하고 효율적으로 계산할 수 있는 CMOS 셀 구동 모델과 관련 알고리즘을 제안하고 있다. 제안한 모델과 알고리즘을 지연시간 계산 프로그램에 구현하고, 칩 레이아웃에서 추출한 벤치마크회로에 대한 지연시간 예측에 적용하였다. Victim에 영향을 주는 Aggressor를 $0\~10$개까지 연결하여 각각의 경우에 대한 셀 및 배선의 지연시간을 HSPICE와 비교한 결과 $1\%$ 내외의 오차를 보이는 우수한 정확도를 확인하였다.

반도체 capacitive 지문 센서 및 이미지 합성 방법 (Semiconductor Capacitive Fingerprint Sensor and Image Synthesis Technique)

  • 이정우;민동진;김원찬
    • 전자공학회논문지D
    • /
    • 제36D2호
    • /
    • pp.62-70
    • /
    • 1999
  • 본 논문에서는 저 비용, 고해상도 반도체 지문 센서칩에 대하여 논한다. 제작된 테스트 칩은 $64{\times}256$ 센싱 셀(sensing cell)로 구성되어 있으며, 칩의 크기는 $2.7mm{\times}10.8mm$이다. sensing cell 내부에서 일어나는 전하 재분포를 감지하는 새로운 방식을 이용하여 내부의 기생 캐패시턴스의 영향을 효과적으로 제거하는 방법을 제안하였다. 제안하는 방법은 센싱 셀의 감지 능력을 키우므로 센싱 셀의 크기를 줄일 수 있고, 따라서 고해상도의 이미지를 추출할 수 있다. 표준 0.6${\mu}m$ CMOS 공정을 이용하여 제작된 칩은 600dpi의 해상도를 가지는 지문 이미지를 추출한다. 제조 단가를 낮추기 위하여 지문의 부분 이미지들로부터 전체 지문 이미지를 얻어내는 이미지 합성 방법의 가능성과 문제점에 대해서도 논의하였다.

  • PDF