• 한국세라믹학회지
• /
• 제34권10호
• /
• pp.1060-1066
• /
• 1997

In this paper, the effects of La addition of PLZT thin film prepared by sol-gel method on the capacitor characteristics are investigated for gigabit generation DRAM applications. The addition of La on the PLZT capacitor results in a trade-off between charge storage density(Qc') and leakage current density(Jl). As La content increases, Qc' and permeability(εr) at 0V are reduced while Jl is significantly decreased. It is demonstrated that 5% La doping of PZT can substantially reduce Jl and also improve resistance to fatigue while incurring only minimal degradation of Qc'. Very low leakage current density (5×10-7 A/㎠ even at 125℃) and high charge storage density (100fC/㎛2) under VDD/2=1V conditions are achieved using 5% La doped PZT thin films for gigabit DRAM capacitor dielectrics. In addition, the fatigue and TDDB measurements indicate good reliability of the PLZT capacitors.

• 한국진공학회지
• /
• 제18권1호
• /
• pp.30-36
• /
• 2009

투명 전자소자의 고유전 $HfO_2$ 절연막을 개발하기 위하여, ITO/$HfO_2$/ITO 금속-절연체-금속 (Metal-Insulator-Metal, MIM) 커패시터 구조를 형성한후 $HfO_2$ 박막의 두께에 따른 전기적, 광학적, 구조적 특성의 변화를 연구하였다. $HfO_2$ 박막의 두께가 50 nm에서 300 nm로 증가함에 따라 유전상수는 20에서 10이하로 감소하였으나, $HfO_2$ 두께가 증가함에 따라 누설전류는 감소하여 200 nm 이상의 두께에서는 $2.7{\times}10^{-12}\;A/cm^2$ 이하의 낮은 누설전류 특성을 나타내었다. ITO/$HfO_2$/ITO MIM 커패시터의 $HfO_2$ 박막의 두께가 50 nm에서 300 nm로 증가함에 따라 투과율은 감소하였으나 300 nm 두께에서도 가시광선 영역에서 80% 이상의 투과율을 나타내어 우수한 투과도 특성을 나타내었다.

• 한국재료학회지
• /
• 제12권1호
• /
• pp.75-81
• /
• 2002

The ferroelectric properties of Pb(Zr,Ti)O$_3$[PZT] films degrade when the films with Pt top electrodes are annealed in hydrogen containing environment. This is due to the reduction activity of atomic hydrogen that is generated by the catalytic activity of the Pt top electrode. At the initial stage of hydrogen annealing, oxygen vacancies are formed by the reduction activity of hydrogen mainly at the vicinity of top Pt/PZT interface, resulting in a shift of P-E (polarization-electric field) hysteresis curve toward the negative electric field direction. As the hydrogen annealing time increases, oxygen vacancies are formed inside the PZT film by the inward diffusion of hydrogen ions, as a result, the polarization degrades significantly and the degree of P-E curve shift decreases gradually. The direction and the magnitude of the remnant polarization in the PZT film affect the motion of hydrogen ions which determines the degradation of polarization characteristics and the shift in the P-E hysteresis curve of the PZT capacitor during hydrogen annealing. When the remnant polarization is formed in the PZT film by applying a pre-poling voltage prior to hydrogen annealing, the direction of the P-E curve shift induced by hydrogen annealing is opposite to the polarity of the pre-poling voltage. The hydrogen-induced degradation behavior of the PZT capacitor is also affected by the internal field that has been generated in the PZT film by the charges located at the top interface prior to hydrogen annealing.

• 반도체디스플레이기술학회지
• /
• 제18권1호
• /
• pp.32-37
• /
• 2019

Titanium dioxide ($TiO_2$) is a promising dielectric material in the semiconductor industry for its high dielectric constant. However, for utilization on Si substrate, $TiO_2$ film meets with a difficulty due to the large leakage currents caused by its small conduction band energy offset from Si substrate. In this study, we propose an in-situ plasma oxidation process in plasma-enhanced atomic layer deposition (PE-ALD) system to form an oxide barrier layer which can reduce the leakage currents from Si substrate to $TiO_2$ film. $TiO_2$ film depositions were followed by the plasma oxidation process using tetrakis(dimethylamino)titanium (TDMAT) as a Ti precursor. In our result, $SiO_2$ layer was successfully introduced by the plasma oxidation process and was used as a barrier layer between the Si substrate and $TiO_2$ film. Metal-oxide-semiconductor ($TiN/TiO_2/P-type$ Si substrate) capacitor with plasma oxidation barrier layer showed improved C-V and I-V characteristics compared to that without the plasma oxidation barrier layer.

• 전자공학회논문지A
• /
• 제32A권8호
• /
• pp.78-85
• /
• 1995

We fabricated the Pb$_{1-0.28{\alpha}}La_{0.28}TiO_{3}$ (PLT(28)) thin film successfully by using the sol-gel method and characterized it to evaluate its potential for being utilized as the capacitor dielectrics of ULSI DRAMs. In our sol-gel process, the acetates were used as the starting materials. Through the TGA-DTA analysis, we established the excellent fabrication conditions of the sol-gel method for the PLT(28) thin film. We obtained the dense and crack-free PLT(28) thin film of 100% perovskite phase by drying at 350$^{\circ}C$ after each coating and final annealing at 650$^{\circ}C$. Its electrical properties were measured from the planar capacitors fabricated on the Pt/Ti/SiO$_{2}$/Si substrate. By the P-E hysteresis measurement, its paraelectric phase was identified and its dielectric constant and leakage current density were measured as 936 and 1.1${\mu}A/cm^{2}$, respectively. Those electrical values indicate that the PLT(28) thin film is the most successful candidate for the capacitor dielectrics of ULSI DRAMs at the present.

• 한국재료학회지
• /
• 제3권1호
• /
• pp.19-27
• /
• 1993

RF magnetrom sputtering으로 52/48 PZT target을 사용하여 PZT thin film을 증착시킨후, furnace annealing을 실시하여 Si 기판에서는 55$0^{\circ}C$에서부터 안정상인 peroskite구조가 형성되었다. Si기판위에서는 후속열처리시 계면에 상당한 산화막층이 형성되었으며 TiN 기판위에서는 후속열처리시 TiN층은 사라지고 Ti$O_2$층이 형성되었다. Si$O_2$기판에서는 후속열처리후에도 안정한 PZT film을 형성시킬 수 있었다. As-depo.시에는 PZT film의 조성비가 균일하게 유지되었으나 75$0^{\circ}C$후속열 처리시에는 상당량의 Pb가 Si기판으로 diffusion하였으며 Si도 out-diffusion하였다. 전기적 특성은 10KHz에서 C-V를 측정결과 약 1300정도의유전상수 값이 나왔으나 후속열처리시 표면에 crack이 발생하였다.

• 한국전자파학회논문지
• /
• 제16권3호
• /
• pp.253-259
• /
• 2005

본 논문에서는 고가의 단결정 기판 대신에 저가의 실리콘 기판을 이용한 인터디지탈 구조의BaSrTiO$_{3}$(BST) 박막 가변 커패시터를 제안하였다. 저가의 실리콘 기판 위의 BST 박막은 PLD 장비를 이용하여 증착하였으며, 제작된 가변 커패시터는 4 GHz까지 측정되었다. 또한 최대 인가 전압은 50 V이며, 5 kV/cm 조건에서 약 30$\%$ 정도의 가변율을 얻는다. 저가의 실리콘 기판 위에 BST 박막을 증착, 커패시터를 구현함으로써 BST 박막을 이용한 가변 소자들을 집적화할 수 있는 가능성을 보였다.

• 대한전자공학회논문지TE
• /
• 제42권4호
• /
• pp.1-6
• /
• 2005

최근 저항이나 캐패시터와 같은 수동소자를 PCB의 내층에 제조하는 임베디드 패시브 기술이 고성능의 IT 제품을 제조하는데 사용되고 있다. 그런데 임베디드 캐패시터는 정전용량 밀도가 낮아 회로소자로서의 전반적인 응용에 한계가 있다. 본 논문에서는 이러한 한계를 극복하기 위하여 wrinkle형의 전극과 유전체 층을 가진 새로운 임베디드 캐패시터를 제안하였다. FEM 기법을 사용하여 wrinkle형 임베디드 캐패시터의 정전용량 밀도를 평가하였다. Wrinkle형 임베디드 캐패시터는 기존의 평면형 임베디드 캐패시터에 비하여 25.6%$\sim$39.6% 정도 큰 정전용량 밀도를 나타내었다. 특히, thin film형 임베디드 캐패시터에 wrinkle 구조를 적용할 때 정전용량 밀도가 보다 많이 향상되었다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1993년도 추계 학술발표 강연 및 논문 개요집
• /
• pp.108-109
• /
• 1993

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1998년도 제14회 학술발표회 논문개요집
• /
• pp.73-74
• /
• 1998