

## La 첨가가 DRAM 캐퍼시터용 PLZT 박막의 특성에 미치는 영향

김 지 영

국민대학교 금속재료공학부

(1997년 7월 28일 접수)

## The Effects of La Doping on Characteristics of PLZT Thin Films for DRAM Capacitor Applications

Jiyoung Kim

School of Metallurgical and Materials Engineering, Kookmin University

(Received July 28, 1997)

### 요 약

본 연구에서는 즐-겔법에 의해 제작된 700 Å, 1000 Å 및 1500 Å의 PLZT 박막 캐퍼시터에서 La 첨가량의 변화가 기가비트급 DRAM용 캐퍼시터의 특성에 기여하는 영향을 조사하였다. La의 조성이 증가함에 따라 축전밀도와 0V에서의 상대유전율이 감소하였으나, 1V 하에서의 누설전류특성은 크게 개선되었다. 이와 같은 상충효과(trade-off)로 인하여 5% La이 첨가된 PLZT 캐퍼시터에서는 상당히 큰 축전밀도를 유지하는 동시에 매우 낮은 전류밀도와 개선된 피로특성을 보였다. 특히, La 5%가 첨가된 700 Å PLZT (Zr/Ti=50/50) 캐퍼시터는 ±1V 동작전압에서 3.4 Å SiO<sub>2</sub>의 축전밀도에 성능하는 100fC/μm<sup>2</sup>를 나타내는 동시에 1V에서의 누설전류는 125°C의 고온에서도 5 × 10<sup>-7</sup> A/cm<sup>2</sup>로 매우 낮았다. 또한, 700 Å PLZT 캐퍼시터는 우수한 피로특성과 TDDB 특성을 나타냈다.

### ABSTRACT

In this paper, the effects of La addition of PLZT thin film prepared by sol-gel method on the capacitor characteristics are investigated for gigabit generation DRAM applications. The addition of La on the PLZT capacitor results in a trade-off between charge storage density( $Q_c'$ ) and leakage current density( $J_L$ ). As La content increases,  $Q_c'$  and permeability( $\epsilon_r$ ) at 0V are reduced while  $J_L$  is significantly decreased. It is demonstrated that 5% La doping of PZT can substantially reduce  $J_L$  and also improve resistance to fatigue while incurring only minimal degradation of  $Q_c'$ . Very low leakage current density ( $5 \times 10^{-7}$  A/cm<sup>2</sup> even at 125°C) and high charge storage density (100fC/μm<sup>2</sup>) under  $V_{DD}/2 = 1V$  conditions are achieved using 5% La doped PZT thin films for gigabit DRAM capacitor dielectrics. In addition, the fatigue and TDDB measurements indicate good reliability of the PLZT capacitors.

**Key words :** PLZT, Sol-gel, DRAM, Capacitor, Ferroelectrics

### 1. 서 론

기기비트급 DRAM의 실현을 위해서 반드시 성취하여야만 하는 중요 과제 중의 하나는 작은 셀 영역 내에 충분한 전하를 저장하는 동시에 작은 누설전류( $J_L$ )와 좋은 신뢰도를 가지는 캐퍼시터를 제작하는 것이다. 기기비트급 DRAM의 셀(cell) 면적은 0.24 μm<sup>2</sup>보다 작을 것으로 예상되며, 이와 같이 매우 작은 면적에 유전율이 낮은 일반적인 유전체(SiO<sub>2</sub>, Si<sub>3</sub>N<sub>4</sub> 등)를 사용하여 캐퍼시터를 제작할 때에는 1차원의 단순한 캐퍼시터 구

조로는 충분한 전하를 저장하기는 불가능하기 때문에, 매우 복잡한 3차원적 구조를 가지는 캐퍼시터를 반드시 제작하여야만 하는 큰 어려움에 반도체 산업은 직면해 있다.<sup>1)</sup> 따라서, 복잡한 제조공정을 피하면서 충분한 축전용량을 가지는 캐퍼시터를 제조하기 위해서는 고유전율을 가지는 캐퍼시터용 유전체 박막을 개발하여야 한다. 오늘날에는 Ta<sub>2</sub>O<sub>5</sub>, BST, PZT 등과 같은 유전물질에 대한 연구가 활발히 진행되고 있다.<sup>1-5)</sup> 그 중에서도 PZT는 가장 큰 유전율( $\epsilon_r > 1000$ )을 나타내고 있으나, 두께가 1000 Å 이하로 줄어들게 되면 누설전류 문제가

심각하게 대두되고 있다.<sup>5)</sup> 700 Å의 PZT 박막의 경우에는  $100\text{fF}/\mu\text{m}^2$  이상의 매우 큰 캐퍼시턴스(capacitance)를 가져 1Gb DRAM에 필요한 캐퍼시턴스를 충족하고 있으며, 또한, 캐퍼시턴스가 온도에 따라 크게 영향받지 않는 것이 관찰되었다. 반면에, IV 하에서의 누설전류가 25°C에서는  $1.8 \times 10^{-6} \text{ A/cm}^2$ 이었던 것이 125°C에서는  $10^{-4} \text{ A/cm}^2$ 보다도 크게 급증하였다. 더욱이, 700 Å PZT는 피로현상에 의해 크게 열화되는 심각한 문제를 야기하여, ±1.5 V의 교류신호의  $10^{11}$ 회 반복하여 스트레스를 가한 후에 특성이 급격히 나빠지는 것이 관찰되었다. 따라서, 기가비트급 DRAM의 유전물질로 PZT 박막이 사용되기 위해서는 누설전류와 피로(fatigue)특성이 필수적으로 개선되어져야 한다.

본 연구에서는 이와 같은 PZT의 누설전류특성과 피로특성을 개선하기 위해 La을 첨가하였으며, La 첨가에 의해 유전특성, 누설전류특성 및 피로특성 등의 제반 특성들에 미치는 영향을 조사하였다. 또한, 최소한의 축전밀도(charge storage density,  $Q_c'$ )의 감소만을 유발하고 누설전류밀도와 피로특성을 크게 개선시키는 La의 적정한 첨가량이 존재함을 보고할 것이다.

## 2. 실험 방법

본 논문에서는 Si/SiO<sub>2</sub>/Ti/Pt/PLZT/Pt 구조의 강유전체 캐퍼시터를 제작하여 그 특성을 연구하였다. 이와 같은 MIM (Metal-Insulator-Metal) 캐퍼시터의 강유전체는 줄-겔법에 의해 도포되었다. PLZT( $(\text{Pb},\text{La})(\text{Zr},\text{Ti})\text{O}_3$ ) 줄-겔 용액은 lead acetate anhydrous ( $\text{Pb}(\text{OOCCH}_3)_2$ ), lanthanum isopropoxide ( $\text{La}((\text{OCH}(\text{CH}_3)_2)_3$ ), titanium isopropoxide ( $\text{Ti}(\text{OCH}(\text{CH}_3)_2)_4$ ), zirconium n-butoxide butanol complex ( $\text{Zr}(\text{O}(\text{CH}_2)_3\text{CH}_3)_4 \cdot \text{C}_4\text{H}_9\text{OH}$ )를 methoxyethanol ( $\text{CH}_3\text{OC}_2\text{H}_5\text{OH}$ ) 유기용매에 용해하여 준비하였으며, PbO의 회발성을 고려하여 10% Pb가 과다첨가되었으며, Zr/Ti의 비는 50/50이었다. 본 연구에서의 PLZT 박막의 La 농도 표기는 Pb농도에 대한 원자백분율로 정의하였으며, La 0%, 1%, 5%와 10%의 조성을 가지는 PLZT 박막을 제조하였다.<sup>6)</sup> 회전도포(spin coating) 방법에 의해 PLZT 박막을 도포한 후에, 300°C에서 건조를 행하였다. 본 연구에서는 3회 반복하여 회전도포를 시행하여 700 Å PLZT 박막을 형성하였으며, 3회 미만의 도포 시에는 핀홀(pin-hole) 문제가 발생하였다. 700 Å, 1000 Å와 1500 Å 두께를 가진 PLZT 박막을 제작하여 실험을 행하였다. 제작된 비정질 PLZT 박막을 산소분위기하의 700°C에서 30분간 결정화 열처리를 행하여 perovskite상으로 변태 시켰다. 상부전극용 Pt를 스퍼터링으로 증착한 후, 리소그래피(lithography) 공정을 통

하여 상부전극을 패턴닝(patterning) 하였고, 습식식각을 통하여  $32 \mu\text{m} \times 32 \mu\text{m}$  크기의 전극을 제작하였다. 이 때, Pt 식각을 위한 용액은 19.2 wt% 염산(HCl), 6.2 wt% 질산(HNO<sub>3</sub>)과 미국 Ohm Hunt Specialty Product Inc.사의 금속식각액(metal etching solution)인 상품명 M2S 용액 8 wt%를 물(deionized water)에 회석하여 준비하였다. 또한, 650°C, 산소분위기 하에서 최종 어닐링을 행하여 MIM 캐퍼시터를 제작하였다.

단위펄스에 의한 대신호(large-signal)에 대한 PLZT 캐퍼시터의 강유전특성은 Sawyer-Tower 회로를 용융하여 측정하였다.<sup>7)</sup> Hewlett-Packard 사의 8115A를 사용하여 200 kHz를 가지는 삼각펄스를 발생하였고, 강유전체 캐퍼시터에서의 응답전압 특성을 Tektronix DSA 602(digital signal analyzer)를 사용하여 측정하였다. 이 때, 감지 캐퍼시터(sense capacitor)로는 3.941F의 세라믹 캐퍼시터를 사용하였다. 또한, 고주파의 소신호(hight frequency small-signal)에 대한 유전율 측정은 HP 4285A 정밀 LCR 미터를 사용하였다. 측정을 위한 신호전압(signal voltage), 단계전압(step voltage), 신호주파수(signal frequency)는 50 mV, 100 mV, 200 kHz 등이 각각 사용되었다. 기가비트급 DRAM의 동작은  $V_{DD}/2 = 1$  V 이하의  $V_{DD}/2$  동작이 채택되어질 것이 예상되기 때문에, 본 연구에서는 PLZT 캐퍼시터의 1 V에서의 전기적 특성에 대하여 주로 논의를 하였다.<sup>8,9)</sup>

## 3. 결과 및 고찰

줄-겔법에 의해 제조된 La 5% 첨가된 1000 Å PZT박막은 Fig. 1에 나타났듯이 약 1300 Å 크기의 평균입도를 가지는 입자(gram)를 가지고 있다(Fig. 1). La 첨가량이 증가함에 따라 평균입도가 증가하는 것이 관찰되었다.




Fig. 1. SEM microscope picture for 5% La doped 1000 Å PLZT thin film




Fig. 2. XRD spectra for La doped PZT (0~20% La) films annealed at 700°C




Fig. 3. AES depth profile for 700 Å 5% PLZT films. No significant interfacial layer is found.

La이 첨가되지 않았을 때에는 1000 Å 평균입도를 나타냈으나, 10% La이 첨가되었을 때에는 평균입도는 1400 Å로 약간 증가하였다. 그러나, PLZT 박막두께의 변화에 따른 입자의 모양 및 평균입도의 변화는 없었다. 또한, 스퍼터링이나 졸-겔법에 의해 형성된 PZT 박막에서 자주 관찰되는 장미형(rosette type)의 2 μm 크기의 반경을 가지는 거대 입자들은 관찰되지 않았다.<sup>10-12)</sup>

0%에서부터 20% 까지의 범위의 La이 첨가된 1500 Å PLZT 박막을 700°C 결정화 어닐링을 한 후에 X선 회절 실험을 한 결과를 Fig. 2에 나타내었다. 다결정의 PLZT 박막의 페로브스카이트상이 (100), (110), (111), (200), (211)면 등의 피크를 나타내는 것을 Fig. 2에서 관찰할 수 있으며, 다결정 PLZT 박막은 특별한 선택적 방향성을 보이지 않았다. PLZT 박막에서 La의 첨가량이 20%로 증가하여도 페로브스카이트상 이외의 파이로クロ상(pyrochlore phase)과 같이 바람직하지 않은 제이상이 뚜렷하게는 나타나지 않았다. Fig. 3은 5% La이 첨가된 두께 700 Å PLZT 박막에서의 AES(Auger Electron Spectroscopy) 결과를 보여주고 있다. 박막의 두께가 얕아짐에 따라 보고되어지는 PLZT 박막에서의 Pb 감소와 하부전극 계면에서의 제이상의 생성은 본 연구의 AES 실험에서는 관찰되지 않았다.<sup>11)</sup> 즉, 졸-겔법으로 제작된 PLZT 박막이 불필요한 제이상의 생성이나 박막 내의 조성의 큰 변화 없이 700 Å 두께까지 줄어들었음을 나타냈다. 이와 같은 재료분석 실험을 통하여 본 연구에서 사용되어지는 모든 PLZT 박막 캐퍼시터는 안정적으로 페로브스카이트상을 가졌음을 알았다.

PZT계 캐퍼시터는 강유전체 물질 특유의 분극-전위(polarization-electric field) 히스테리시스 곡선을 가진다. 같은 조성 하에서의 이상적인 PZT 경우에는 강유전체 히스테리시스 곡선의 잔류분극( $P_r$ )과 임계전위( $E_c$ ,

coercive field) 등의 특성들은 두께변화에 무관하다. 그러나, Moazzami 등은 박막 PZT의 두께가 3000 Å 보다 작을 경우에는 박막두께가 감소함에 따라 동일 동작전위 하에서의  $P_r$ 이 급속하게 줄어들고 히스테리시스 곡선이 직선화 되는 경향을 보고하였다.<sup>13)</sup> 이와 같은 현상은 본 연구에서 사용된 700 Å~1500 Å 두께의 PZT 박막에서도 나타났다. 특히, 700 Å PZT 캐퍼시터는 기가비트급 DRAM의 동작전압으로 예측되는  $V_{DD}/2 = \pm 1$  V 동작 신호에 대해서 매우 작은  $P_r$ 과 더불어 직선화 되어진 히스테리시스 곡선을 보였다(Fig. 4(a)). 또한, 5% La이 첨가된 700 Å 캐퍼시터는 La이 첨가되지 않은 경우의 P-V(polarization-voltage) 히스테리시스 곡선보다 더욱 직선적이고 폭이 좁은 곡선의 유전특성을 가짐을 Fig. 4(b)에서 보여준다. 이는 La의 첨가가 박막의 상유전체(paraelectrics)로의 천이온도(transition temperature,  $T_c$ )를 낮추는 효과를 나타내어 박막 캐퍼시터에서는 히스테리시스 곡선의 폭을 좁히는 것으로 이해되어진다.<sup>14,15)</sup> DRAM의 캐퍼시터에 전기적 신호로서 저장되는 전하량은 동작전압 하에서의 최대분극과 잔류분극의 차( $P_{max} - P_r$ )이다. Fig. 4(a)와 (b)에 DRAM 분극을 나타내었으며, 대신호(large signal)에 의한 DRAM 분극량을 본 연구에서는 축전밀도(charge storage density,  $Q_c$ )라 정의하였다. 에너지 측면에서 P-V 히스테리시스 곡선의 면적은 1회의 양극성 동작(bipolar operation)에 의해 소모된 에너지를 의미하기 때문에 폭이 좁은 곡선을 가지는 것이 DRAM 캐퍼시터 특성으로 바람직하다. 더욱이, 상유전성을 보이는 캐퍼시터는 개선된 피로특성과 유전완화(dielectric relaxation) 특성을 보기 때문에 700 Å PZT 박막보다는 700 Å 5% La이 첨가된 PLZT 박막이 더욱 DRAM 캐퍼시터용 유전체로 적합할 것이다.<sup>6,7)</sup>




Fig. 4. Hysteresis loops of (a) undoped PZT films and (b) 5% La doped PZT films with  $\pm 1\text{V}$  operation on a polarization vs. voltage plane. The 5% PLZT film shows a more linear and narrower hysteresis loop than an undoped PZT film.

DRAM 캐퍼시터는 더 큰 유전용량을 가지기 위하여, 캐퍼시터 물질이 높은 유전상수를 유지함과 동시에 최소한의 두께를 가져야 한다. 줄-겔법으로 제작된 PLZT 박막 캐퍼시터는 두께 1500 Å에서 700 Å로 감소되더라도, 주어진 동일한 전위 하에서의 축전밀도는 크게 감소하지 않았다(Fig. 5). 이는 낮은 유전율을 가지는 불필요한 계면층의 형성 없이 PLZT 박막의 두께가 700 Å 까지 감소되었음을 의미하는 것으로 앞서의 AES 실험의 결과와도 잘 일치한다. Fig. 5에 나타난 바와 같이, 낮은 동작전위에서의 5% La 첨가된 PLZT 박막은 전위(E)가 증가함에 따라 축전밀도( $Q_c'$ )가 직선적으로 증가하였으나, 높은 전위에서는 축전밀도의 증가율이 감소하는 전형적인 상유전특성을 나타냈다.

0 V에서 1 V로의 200 kHz 삼각형 펄스 대신호와 0 V

와 1 V에서의 50 mV의 진폭을 가지는 사인(sine)파형 소신호에 대한 La 첨가에 의한 PLZT 캐퍼시터의 유전 특성의 변화를 Fig. 6에 나타내었다. Heartling 등은 세라믹 PZT(Zr/Ti=50/50)에 La을 첨가하였을 경우에는 10% La의 첨가 시에 최고의 유전율을 나타낸다고 보고하였다.<sup>10)</sup> 반면에 4000 Å PZT 박막에서는 La을 첨가함에 따라 캐퍼시턴스가 단조 감소함을 Sudhama 등은 보고하였다.<sup>6)</sup> 본 연구에서도 PZT 박막은 세라믹 PZT와는 달리 La 첨가량이 증가하면 0 V에서의 소신호에 대한 상대유전율 및 0 V에서 1 V로의 대신호에 대한 축전밀도가 단조 감소하는 것이 Fig. 6에 나타났다. 이와 같은 현상은 La의 첨가함에 따라 박막이 더욱 상유전성을 가지게 됨에 따라 도메인 반전(domain switching)에 의한 분극량이 감소하기 때문이라고 이해된다. 한편, 상대적으로 강유전체 도메인(domain)의 영향이 적은 1V 하에서의 소신호에 대한 상대유전율은 5% La 첨가




Fig. 5. Charge storage density vs. applied electric field for 5% PLZT films with different film thicknesses.




Fig. 6. Capacitance and relative permeability as a function of La concentration.

된 PLZT박막에서 가장 높았으며, 5% 이상으로 La이 첨가되었을 때의 캐퍼시터는 주로 전자분극과 이온분극에 기인함을 의미한다.<sup>5)</sup> 특히, La 첨가에 따른 축전밀도의 감소에도 불구하고 700 Å La 5% PLZT 박막 캐퍼시터는 La이 첨가 안된 PZT 박막 캐퍼시터에 비하여 소량(약 10%)의 축전밀도만이 감소하였다는 것은 주목할 만한 결과이다. 700 Å La 5% PLZT 박막 캐퍼시터의 대신호에 대한 축전밀도는  $100fC/\mu m^2$ 로 기가비트급 DRAM 캐퍼시터가 가져야 될 용량을 만족시키며, 이 축전밀도를  $SiO_2$ 의 두께로 환산할 경우에는 3.4 Å의  $SiO_2$ 에 대응하며, 유전상수는 약 800에 해당한다. 또한, 상온에서부터 125°C까지의 온도구간에서는 대신호에 대한 축전밀도 및 소신호에 의한 유전율의 변화가 없음이 측정되었다.

Fig. 7(a)는 700 Å, 1000 Å 및 1500 Å PLZT 캐퍼시터에서의 누설전류(@1V, 25°C)에 대한 La 첨가량의 영




Fig. 7. (a) Leakage current density as a function of La concentration with different thicknesses. (b) Leakage current density behaviors of 5% La doped 700 Å PLZT films up to 125°C and a comparison of current characteristics between undoped and 5% La doped PZT films with 700 Å thickness at 125°C.

향을 나타내며, La의 첨가량이 증가함에 따라 누설전류는 감소하였다. 특히, Fig. 7(a)에 보여진 바와 같이, 1000 Å 미만의 두께를 가지는 PZT 박막은 DRAM 캐퍼시터 물질로는 부적합하게 누설전류가 높았으나, La 첨가로 캐퍼시터의 누설전류문제는 크게 개선되었다. La 5%가 첨가된 700 Å PLZT 캐퍼시터의 1V, 상온에서의 누설전류는  $3 \times 10^{-8} A/cm^2$ 이며, 이는 La이 첨가되지 않은 700 Å PZT 캐퍼시터의 누설전류( $6 \times 10^{-6} A/cm^2$ )의 1/100 보다 적은 값으로 감소하였다. 더욱이, La 5%가 첨가된 700 Å PLZT 캐퍼시터는 125°C에서도 1V의 누설전류가  $4 \times 10^{-7} A/cm^2$ 로 매우 낮았으며, 이는 125°C에서의 700 Å PZT 캐퍼시터의 누설전류의 1/30,000 보다 적은 양이다(Fig. 7(b)). 이와 같이 La의 첨가가 누설전류를 감소시키는 이유로는 Pb<sup>2+</sup>의 휘발에 의해 형성된 정공(hole)의 생성으로 인하여 p형 반도체로 인식되어지는 PZT에서 La<sup>3+</sup>가 A자리(site)인 Pb<sup>2+</sup>자리로 들어감에 따라 박막에서의 전기적 중성(charge neutrality)을 유지하기 위하여 정공(hole)의 생성이 억제되어 박막 내의 전하운반자(electrical carriers)가 감소되기 때문이라고 고려된다.

강유전체의 피로현상(fatigue)은 기억소자의 읽기/쓰기(read/write)동작을 반복하는 횟수가 증가함에 따라 전기적 스트레스를 받은 캐퍼시터의 영구분극 및 축전용량 등의 분극 손실이 증가되는 현상이다. 피로현상은 강유전체 캐퍼시터가 기억소자용으로서 응용되기 위하여 개선되어져야만 하는 신뢰성 문제를 야기시킨다. 따라서, 피로현상을 극복하기 위해서 격층페로브스카이트(bilayered perovskite) 구조를 가지는 SBT ( $SrBi_2Ta_2O_6$ ) 등의 개발과  $RuO_2$ ,  $IrO_2$  등의 산화막 전극의 개발이 적극적으로 행해지고 있다.<sup>3,17-19)</sup> PLZT 캐퍼시터의 피로특성은 La 첨가에 의해서도 크게 개선되는 것이 Fig. 8에서 나타나어졌다. 일정한 동작전압이나 동작전위 하에서도 La의 조성에 따라 캐퍼시터의 축전밀도가 크게 다르기 때문에, 전기적 스트레스를 가하기 전과 후의 캐퍼시터의 축전용량의 차( $\Delta Q'$ )를 사용하여 피로특성을 비교하는 것은 타당하지 않다. 따라서, 본 연구에서는 표준화된 분극(normalized polarization)을 정의하여 PLZT 박막의 피로특성을 비교 연구하였다. 표준화된 분극은 전기적인 스트레스를 받지 않은 캐퍼시터의 축전밀도에 대하여 일정 횟수 반복된 전기적 스트레스를 받은 캐퍼시터의 축전밀도의 비의 백분율로 정의하였으며, 표준화된 분극 값이 100에 가까울수록 스트레스 전과 후의 분극량이 같은 것임을 의미하여 캐퍼시터의 피로특성이 우수하다고 할 수 있다. 또한, 본 연구에서는 피로특성을 가속화하기 위하여, 기가비트급 DRAM에 있어서 예상되고 있는 ±1 V 동작전압 보다 큰 ±3 V의




Fig. 8. Normalized polarization vs La concentration with different thicknesses after  $10^{10}$  cycles of  $\pm 3V$  bipolar stressing

1 MHz 사각 펄스(square pulse)를 사용하여 캐퍼시터에 양극성 스트레스를  $10^{10}$ 회 가하였다. PZT 박막의 피로특성은 La의 첨가량이 증가할수록 개선되고 있다는 것이 Fig. 8에 나타난다. 이와 같은 현상의 원인 중의 하나는 La이 첨가됨에 따라 PLZT 캐퍼시터는 더욱 상유전성을 가지게 되어 강유전체 도메인의 축전밀도에 대한 영향이 줄어들기 때문이다. 또한,  $La^{3+}$  이온이 A자리를 차지함으로서 발생되는 공간전하(space charge)는 피로현상의 주된 원인중의 하나인 산소공공의 생성 및 확산을 억제하여 피로특성을 개선하는데 도움을 주는 것으로 이해된다. 5% La 첨가된 700 Å PLZT 캐퍼시터의 표준화된 분극은 84로서 La이 첨가되지 않은 PZT 캐퍼시터의 표준화된 분극인 67에 비교하여 크게 증가하였다. 더욱이, La 0%의 PZT 캐퍼시터에  $\pm 1.5V$ 의 스트레스를  $10^{10}$ 회 가하였을 때 축전용량은  $17 \mu C/cm^2$ 에서  $13 \mu C/cm^2$ 로 감소하여 표준화된 분극은 76이었으나, La 5%가 첨가된 700 Å PLZT 캐퍼시터는  $\pm 1.5V$ 의 스트레스가  $10^{11}$ 회 가해져도 처음의 축전밀도인 약  $15 \mu C/cm^2$ 를 그대로 유지하여 표준화된 분극이 약 100이었다. 스트레스 전압( $\pm 3V$  혹은  $\pm 1.5V$ )을 증가시켜 가속시킨 피로실험의 결과를 기가비트급 DRAM 캐퍼시터의 예상 동작전압( $\pm 1V$ ) 하에서의 피로특성으로 해석하는 체계적인 연구는 절대적으로 미흡하나, La 5%가 첨가된 700 Å PLZT 캐퍼시터는  $\pm 1V$  동작전압 하에 서의 스트레스를  $10^{11}$ 회 이상 가하여도 피로현상을 나타내지 않을 것이 예상된다. 또한, 5% La이 첨가된 700 Å PLZT 캐퍼시터는 중요한 신뢰성 특성중의 하나인 TDDB(time to dielectric breakdown) 특성도 우수하였다. 1/E 대  $\log(\text{수명(lifetime)})$ 이 선형적인 비례관계를 가정하면, 700 Å 5% La 첨가된 PLZT 캐퍼시터는

약 4V 정전압의 스트레스 하에서도 10년의 수명을 가지는 것이 예상된다.

#### 4. 결 론

본 연구에서는 700 Å, 1000 Å 및 1500 Å의 졸-겔법에 의해 제작된 PLZT 박막 캐퍼시터에서 0% 부터 10% 까지 La 첨가량의 변화가 기가비트급 DRAM용 캐퍼시터의 특성에 미치는 영향을 조사하였다. 졸-겔법에 의해 제작된 PLZT 박막은 La의 첨가량이 0%에서 10%로 증가함에 따라 평균입도가 1000 Å에서 1500 Å로 증가하였다. 5% La이 첨가된 PLZT 박막은 페로브스카이트상 이외의 다른 상이 없었음을 XRD를 사용하여 확인하였고, 박막 두께가 700 Å으로 감소가 되어도 PLZT 박막과 하부전극 Pt 사이에서의 심각한 확산 및 제이상 형성 문제는 발생하지 않았다. 졸-겔법에 의해 형성된 PLZT 박막의 두께 700 Å 까지 유전율의 큰 변화 없이 두께를 줄일 수 있었다. La의 첨가량이 증가함에 따라 0 V에서 1 V로의 대신호에 대한 축전밀도와 0V에서의 상대유전율은 감소하였으나, 1 V에서의 누설전류의 특성이 개선되었다. 5% La이 첨가된 PLZT 캐퍼시터에서는 상당히 큰 축전밀도를 유지하는 동시에 매우 낮은 누설전류밀도를 보였다. 특히, La 5%가 첨가된 700 Å PLZT 캐퍼시터는  $\pm 1V$  동작전압에서  $3.4 \text{ Å SiO}_2$ 의 축전밀도에 상응하는  $100fC/\mu m^2$ 를 나타내는 동시에 1V 하에서의 누설전류는  $125^\circ\text{C}$ 의 고온에서도  $5 \times 10^{-7} \text{ A}/\text{cm}^2$ 로 매우 낮았다. 또한, 신뢰성 측면에서도 700 Å PLZT 캐퍼시터는  $\pm 1.5V$ 의 스트레스를  $10^{11}$ 회 가하여도 피로현상을 나타내지 않았으며, TDDB 특성도 우수하였다. 따라서, La 5%가 첨가된 PLZT 박막은 차세대 기가비트급 DRAM의 캐퍼시터용 유전체로서 매우 유망한 물질중의 하나이다.

#### REFERENCES

1. A. F Tasch, "Storage capacitor dielectric issues and requirement in gigabit one-Transistor cell MOS DRAMs," pp. 238-239 in Extended Abstracts on 184th the Electrochemical Society Meetings, New Orleans, Louisiana, 1993
2. J. Y. Lee, K. N. Kim, Y. C. Shin, K. H. Lee, I. S. Kim, D H Kim, I. W. Park and J. G. Lee, "Simultaneously Formed Storage Node Contact and Metal Contact Cell (SSMC) for 1Gb DRAM and Beyond," pp. 593-596 in 1996 International Electron Devices Meeting Technical Digest, San Francisco, 1996.
3. Y. Tarui, "Future DRAM Development and Possibility of Ferroelectric Memories," pp. 7-16 in 1994 International Electron Devices Meeting Technical Digest,

- San Francisco, 1994.
4. 유용식, 박영진, "Gigabit DRAM 시대의 고유전체 MOCVD 기술," *요업기술지*, **11**(3), 148-156 (1996).
  5. R. Moazzami, P. D. Maniar, R. E. Jones, A.C. Campbell and C. J. Mogab, "Ultra-high charge capacity ferroelectric Lead Zirconate Titanate thin films for gigabit-scale DRAM's," pp. 973-975 in 1992 International Electron Devices Meeting Technical Digest, San Francisco, 1992.
  6. C. Sudhama, J. Kim, J. Lee, V. Chikarmane, W. Shepherd and E. Myers, "Effect of lanthanum doping on the electrical properties of sol-gel derived ferroelectric lead-zirconate-titanate for ultra-large-scale integration dynamic random access memory applications," *J. Vac. Sci. Technol. B*, **11**(4), 1302-1309 (1993).
  7. C. Sudhama, R. Khamankar, J. Kim, B. Jiang, J. Lee, P. Maniar, R. Moazzami, R. Jones and C. Mogab, "Novel methods for the reliability testing of ferroelectric DRAM storage capacitors," pp. 238-242 in 1994 International Reliability Physics Symposium, San Diego, 1994.
  8. P. Singer, 'Directions in dielectrics in CMOS and DRAMs,' *Semiconductor International*, **37**, 56-60 (1994).
  9. B. Jiang, C. Sudhama, R. Khamankar, J. Kim and J. Lee, "Effects of nonlinear storage capacitor on DRAM READ/WRITE," *IEEE Elect. Dev. Lett.*, **15**(4), 126-128 (1994).
  10. B. Tuttle, T. Headley, R. Schwartz, T. Zender, C. Hernandez, D. Goodnow, R. Tisot and J. Michael, "Microstructural evolution of Pb(Zr, Ti)O<sub>3</sub> thin films prepared by hybrid metallo-organic decomposition," *J. Mater. Res.*, **7**(7), 1876-1883 (1992).
  11. C. Sudhama, J. Kim, R. Khamankar, V. Chikarmane and J. Lee, "Thickness- scaling of sputtered PZT films in the 200 nm range for memory applications," *J. Elect. Mater.*, **23**(12), 1261-1268 (1994).
  12. G. Teowee, J. Boulton, K. McCarthy, E. Franke, T. Alexander, T. Bukowski and D. Uhlmann, "Effect of PbO content on the properties on sol-gel derived PZT films," *Integrated Ferroelectrics*, **14**, 265-273 (1997).
  13. R. Moazzami, P. Maniar, R. Jones, A. Campbell and C. Mogab, "A ferroelectric thin film technology for low-voltage nonvolatile memory," pp. 87-88 in 1993 VLSI Tech. Symp. Tech. Digest. (1993).
  14. D. Hennings and K. Hartle, "The distribution of vacancies in Lanthanum-doped lead titanate," *Phys. Stat. Sol. (a)*, **3**, 465-474 (1970).
  15. D. Dausch and G. Heartling, "Bulk vs. thin films PLZT thin ferroelectrics," pp. 297-300 in Proceedings of the Eighth International Symposium on Applications of Ferroelectrics, University Park, PA., 1992.
  16. G. Heartling, "Improved Hot-Pressed electrooptic ceramics in the (Pb, La) (Ti, Zr)O<sub>3</sub> system," *J. Am. Ceram. Soc.*, **54**(6), 303-312 (1971).
  17. O. Auciello, "A critical comparative review of PZT and SBT based science and technology for non-volatile ferroelectric memories," *Integrated Ferroelectrics*, **15**, 211-220 (1997).
  18. J. Scott, F. Ross, C. Paz de Araujo, M. Scott and M. Huffman, "Structure and Device Characteristics of SrBi<sub>2</sub>Ta<sub>2</sub>O<sub>9</sub>-Based Nonvolatile Random Access Memories," *MRS Bulletin*, **21**(7), 33-39 (1996).
  19. T. Nakamura, Y. Nakao, A. Kamisawa and H. Takasu, "Preparation of Pb(Zr,Ti)O<sub>3</sub> thin films on Ir and IrO<sub>2</sub> electrodes," *Jpn. J. Appl. Phys.*, **33** Pt. **1**(9B), 5207-5210 (1994).