• 한국정보통신학회논문지
• /
• 제21권6호
• /
• pp.1061-1068
• /
• 2017

RVDT(Rotary Variable Differential Transformer)는 각도 변위를 측정하는 센서로써 출력 신호는 DSBSC-AM(Double SideBand Suppressed Carrier AM) 신호이기 때문에 출력 신호로부터 각도 변위를 알아내기 위하여 DSBSC-AM 복조 과정이 필요하다. 본 논문에서는 DSBSC-AM 신호의 복조기인 코스타스 루프를 수정하여 RVDT 출력 신호로부터 각도 변위를 추출하는 DADC(Digital Angle to DC)를 FPGA(Field Programmable Gate Array)로 구현하였다. 본 논문에서 설계된 DADC는 4선식과 5선식 RVDT에 적용가능하며, 코스타스 루프의 사용으로 기존의 아날로그 신호처리기와는 달리 외부의 소자를 사용하지 않고 RVDT 입력여기신호와 출력신호 사이의 위상 차이를 정확하게 보정할 수 있다. 또한 선형성 향상을 위하여 디지털 신호처리 기법이 적용되어 DADC는 기존의 아날로그 신호처리기의 선형성 오차 0.05%보다 적은 0.035%의 선형성 오차를 보였다. 구현된 DADC의 기능과 성능 테스트는 상용 RVDT 센서와 ADC(Analog to Digital Converter), 아날로그 출력단으로 구성된 통합 실험환경을 구성하여 진행하였다.

• 재활복지공학회논문지
• /
• 제10권3호
• /
• pp.237-242
• /
• 2016

slip-ring 기술을 가진 spiral CT의 주요 장점으로는 X-ray 튜브의 연속적인 회전에 의해 환자에 대한 정보의 손실 없이 데이터를 연속적으로 획득할 수 있다는 것이다. 또한, X-선량의 인체 흡수의 감소를 위해서, 고시그널 저노이즈 및 빠른 데이터 획득 시간을 갖는 시스템이 요구되어 진다. 본 연구에서, CT 적용을 위해 다채널 포토센서 및 데이터 획득 시스템이 개발되어 졌다. 포토센서의 모듈은 16채널 CdWO4 크리스탈 및 실리콘 베이스의 포토다이오드가 사용되었다. 또한, 포토센서로 부터의 입력 신호에 대한 전기적인 증폭을 위해, 트랜스 임피던스 스위치 인테그레이터가 사용되었다. 스위치 인테그레이터는 CT 적용에 대해 적합한 시그널 밴드와 노이즈 퍼포먼스를 갖고 있다. 데이터 획득과 20 bit ADC 의 컨트롤은 FPGA를 이용하였고, 코딩은 VHDL을 사용하였다. CdWO4 기반의 실리콘 포토센서와 고SNR 및 좁은 시그널 밴드를 가진 증폭단 및 FPGA기반의 디지털 하드웨어는 CT적용 이외에 하드웨어 변경 없이 다른 분야에서도 이용 가능하다.

• Journal of Electrical Engineering and Technology
• /
• 제10권5호
• /
• pp.2018-2030
• /
• 2015

A two stage ac drive configuration consisting of a single-phase line commutated rectifier and a three-phase voltage source inverter (VSI) is very common in low and medium power applications. The deterministic pulse width modulation (PWM) methods like sinusoidal PWM (SPWM) could not be considered as an ideal choice for modern drives since they result mechanical vibration and acoustic noise, and limit the application scope. This is due to the incapability of the deterministic PWM strategies in sprawling the harmonic power. The random PWM (RPWM) approaches could solve this issue by creating continuous harmonic profile instead of discrete clusters of dominant harmonics. Insufficient filtering at dc link results in the amplitude distortion of the input dc voltage to the VSI and has the most significant impact on the spectral errors (difference between theoretical and practical spectra). It is obvious that the sprawling effect of RPWM undoubtedly influenced by input fluctuation and the discrete harmonic clusters may reappear. The influence of dc link fluctuation on harmonics and their spreading effect in the VSI remains invalidated. A case study is done with four different filter capacitor values in this paper and results are compared with the constant dc input operation. This paper also proposes an ingenious RPWM, a ripple dosed sinusoidal reference-random carrier PWM (RDSRRCPWM), which has the innate capacity of suppressing the effect of input fluctuation in the output than the other modern PWM methods. MATLAB based simulation study reveals the fundamental component, total harmonic distortion (THD) and harmonic spread factor (HSF) for various modulation indices. The non-ideal dc link is managed well with the developed RDSRRCPWM applied to the VSI and tested in a proto type VSI using the field programmable gate array (FPGA).

• Smart Structures and Systems
• /
• 제11권3호
• /
• pp.261-282
• /
• 2013

Structural health monitoring (SHM) is an application area of Wireless Sensor Networks (WSNs) which usually needs high data communication rate to transfer a large amount of monitoring data. Traditional sink node can only process data from one communication channel at the same time because of the single radio chip structure. The sink node constitutes a bottleneck for constructing a high data rate SHM application giving rise to a long data transfer time. Multi-channel communication has been proved to be an efficient method to improve the data throughput by enabling parallel transmissions among different frequency channels. This paper proposes an 8-radio integrated sink node design method based on Field Programmable Gate Array (FPGA) and the time synchronization mechanism for the multi-channel network based on the proposed sink node. Three experiments have been performed to evaluate the data transfer ability of the developed multi-radio sink node and the performance of the time synchronization mechanism. A high data throughput of 1020Kbps of the developed sink node has been proved by experiments using IEEE.805.15.4.

• 한국항행학회논문지
• /
• 제20권5호
• /
• pp.453-461
• /
• 2016

최근 다양한 센서를 활용하는 응용분야의 증가로 인해 가변전송률을 지원하는 무선 통신 시스템의 필요성이 증가하고 있다. 이에 IEEE 802.15.4 ZigBee 시스템을 개량하여 250 kbps이하의 다양한 가변전송률을 지원하는 AZB (advanced ZigBee) 시스템이 제안 되었다. AZB 시스템은 250 kbps 이하 125 kbps, 62.5 kbps, 31.25 kbps의 가변 전송률을 지원할 수 있는 프리앰블 구조를 정의하였는데, 정의된 프리앰블 구조로 인해 AZB 시스템의 시간동기부의 회로 면적이 급격히 증가하는 문제점이 발생한다. 이에, 본 논문에서는 가변 전송률을 지원하면서도 시간동기부의 회로면적을 감소시킬 수 있는 새로운 프리앰블 구조 및 시간 동기 획득 알고리즘을 제안한다. 제안된 시간 동기부는 6.92 k의 FPGA (field programmable gate array) logic slices 합성되었고, 기존 구조 대비 62.3 % 복잡도 감소를 보였다.

• 한국정보통신학회논문지
• /
• 제15권3호
• /
• pp.639-644
• /
• 2011

초고속 정보 통신망의 발달로, 현재 데이터 통신시스템은 가입자 상호간에 데이터를 빠르고, 정확하게 교환 할 수 있도록 하였다. 본 논문에서는 통신 시스템에 사용되는 여러 가지 Logic중 가장 기초가 되는 LVTTL(Low Voltage Transistor Transistor Logic)을 이용하여 데이터 전송특성 분석을 위한 시스템을 설계하고 데이터 전송속도의 변화따른 LVTTL의 특성을 측정 분석하였다. 현재 시스템에 필요한 전송 라인의 길이가 30cm이기 때문에, 우리는 현재 시스템에 필요한 전송 라인의 길이에 따라 LVTTL 데이터 전송 특성을 분석했다. LVTTL의 신호 레벨은 10Mbps일 경우 3V, 50Mbps일 경우 2.2V, 100Mbps일 경우 2V, 125Mbps일 경우 1.5V, 150Mbps일 경우 1.4V이다. 전송선로의 길이가 30cm, 데이터 전송속도 100Mbps까지 안정하게 보냄을 알 수 있었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제31권8호
• /
• pp.453-464
• /
• 2004

In order to solve the well-known drawback of reduced flexibility that is associate with ASIC implementations, this paper proposes a novel arithmetic unit over GF(2$^{m}$ ) for field programmable gate arrays (FPGAs) implementations of elliptic curve cryptographic processor. The proposed arithmetic unit is based on the binary extended GCD algorithm and the MSB-first multiplication scheme, and designed as systolic architecture to remove global signals broadcasting. The proposed architecture can perform both division and multiplication in GF(2$^{m}$ ). In other word, when input data come in continuously, it produces division results at a rate of one per m clock cycles after an initial delay of 5m-2 in division mode and multiplication results at a rate of one per m clock cycles after an initial delay of 3m in multiplication mode respectively. Analysis shows that while previously proposed dividers have area complexity of Ο(m$^2$) or Ο(mㆍ(log$_2$$^{m}$ )), the Proposed architecture has area complexity of Ο(m), In addition, the proposed architecture has significantly less computational delay time compared with the divider which has area complexity of Ο(mㆍ(log$_2$$^{m}$ )). FPGA implementation results of the proposed arithmetic unit, in which Altera's EP2A70F1508C-7 was used as the target device, show that it ran at maximum 121MHz and utilized 52% of the chip area in GF(2$^{571}$ ). Therefore, when elliptic curve cryptographic processor is implemented on FPGAs, the proposed arithmetic unit is well suited for both division and multiplication circuit.

• 한국기계가공학회지
• /
• 제20권12호
• /
• pp.136-144
• /
• 2021

The purpose of this study was to develop and verify a precision transmission error measurement system for a gear pair. The transmission error measurement system of the gear pair was developed as a measurement unit, signal processing unit, and signal analysis unit. The angular displacement for calculating the transmission error of the gear pair was measured using an encoder. The signal amplification, interpolation, and transmission error calculation of the measured angular displacement were conducted using a field-programmable gate array (FPGA) and a real-time processor. A high-pass filter (HPF) was applied to the calculated transmission error from the real-time processor. The transmission error measurement test was conducted using a gearbox, including the master gear pair. The same test was repeated three times in the clockwise and counterclockwise directions, respectively, according to the load conditions (0 - 200 N·m). The results of the gear transmission error tests showed similar tendencies, thereby confirming the stability of the system. The measured transmission error was verified by comparing it with the transmission error analyzed using commercial software. The verification showed a slight difference in the transmission error between the methods. In a future study, the measurement and analysis method of the developed precision transmission error measurement system in this study may possibly be used for gear design.