• JSTS:Journal of Semiconductor Technology and Science
• /
• 제1권3호
• /
• pp.141-157
• /
• 2001

Highly reliable packaged 64kbit ferroelectric memories with $0.8{\;}\mu\textrm{m}$ CMOS ensuring ten-year retention and imprint at 125^{\circ}C$ have been successfully developed. These superior reliabilities have resulted from steady integration schemes free from the degradation, due to layer stress and attacks of process impurities. The resent results of research and development for ferroelectric memories at Hynix Semiconductor Inc. are summarized in this invited paper.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제2권2호
• /
• pp.111-124
• /
• 2002

The ferroelectric RAM (FeRAM) has a great advantage for a system on a chip (SOC) and mobile product memory, since FeRAM not only supports non-volatility but also delivers a fast memory access similar to that of DRAM and SRAM. This work develops at three levels: 1) low voltage operation with boost voltage control of bitline and plateline, 2) reducing bitline capacitance with multiple divided sub cell array, and 3) increasing chip performance with write operation sharing both active and precharge time period. The key techniques are implemented on the proposed hierarchy bitline scheme with proposed hybrid-bitline and high voltage boost control. The test chip and simulation results show the performance of sub-1.5 voltage operation with single step pumping voltage and self-boost control in a cell array block of 1024 ($64{\;}{\times}{\;}16$) rows and 64 columns.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2011년도 한국컴퓨터종합학술대회논문집 Vol.38 No.1(B)
• /
• pp.364-365
• /
• 2011

본 논문에서는 FeRAM을 주 기억장치 및 보조 기억장치로 활용하는 다중 채널 FeRAM 시스템을 설계한다. FeRAM 의 비 위발성과 저 전력 소모의 장점을 활용하는 한편 다중 채널을 이용한 병렬 처리와 FPGA 내부 버퍼를 사용을 통해 읽기/쓰기 속도를 향상시켰다[1].

• 한국세라믹학회:학술대회논문집
• /
• 한국세라믹학회 2003년도 추계총회 및 연구발표회 초록집
• /
• pp.200.1-200
• /
• 2003

• 한국정보처리학회논문지
• /
• 제4권3호
• /
• pp.649-658
• /
• 1997

휘발성 메모리를 이용하는 데이터베이스 관리 시스템은 시스템 고장에 대비한 데이타 보호를 위한 회복 기능을 가진다. 이러한 회복 기능은 트랜잭션 처리를 위한 시스템 의 부담을 가중시키고 있으며 시스템 성능 저하의 주요 요인이 되고 있다. 최근 반도체 기술의 발달로 인하여 비휘발성 메모리가 등장하게 되었고, 비휘발성 메모리인 FeRAM(Ferroelectronic Random Access Memory)을 이용하여 데이타베이스 관리시스템 이 안고 있는 트랜잭션 처리 및 회복을 위한 부담을 감소시키는 연구가 계속되고 있다.그러나 기존의 이중면 FeRAM 데이터베이스 특성인 작은 단위 로킹을 제공하지 못하는 문제를 가진다. 본 논문에서는을 해결하기 위해 이중면FeRAM(Dual plane FeRAM:DFeRAM)의 구조를 제안한다 또한 이중면FeRAM을 적용한 시스템에 대해 그림자 페이지 기법을 기반으로 하는 회복 알고리즘을 제안하고 제안된 기법과 기존 기법과의 성능을 분석한다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 추계학술대회 논문집 Vol.19
• /
• pp.137-137
• /
• 2006

본 연구에서는 FeRAM 적용을 위한 BLT 캐패시터 제조시 CMP 공정압력 변화에 따른 Leakage Current의 특성에 대해서 연구하였다. 6-inch Pt/Ti/Si 웨이퍼를 사용하였으며, 기판 위에 졸-겔(Sol-Gel)법으로 모든 BLT를 스핀코팅을 이용하여 증착시켰다. 증착된 BLT는 $200^{\circ}C$에서 기본 열처리 후 다시 $700^{\circ}C$에서 후속 열처리 하였다. 이러한 과정을 두번 반복하였며, FeRAM 적용을 위한 BLT 캐패시터 제조시 CMP 공정 중 압력 변화를 달리하여 BLT 캐패시터를 제조한 후 Leakage Current를 측정하였다. 결과적으로 CMP 공정 시 압력의 증가에 따라 Leakage Current값이 증가하였다. CMP 공정시 압력과 박막 표면의 스크레치로 증가로 인해 Leakage Current의 증가하였다고 판단된다.

• 한국재료학회지
• /
• 제14권10호
• /
• pp.688-695
• /
• 2004

The capacitor contact barrier(CCB) layers have been introduced in the FeRAM integration to prevent the Pt/Al reaction during the back-end processes. Therefore, the interdiffusion and intermetallic formation in $Pt(1500{\AA})/Al(3000{\AA})$ film stacks were investigated over the annealing temperature range of $100\sim500^{\circ}C$. The interdiffusion in Pt/Al interface started at $300^{\circ}C$ and the stack was completlely intermixed after annealing over $400^{\circ}C$ in nitrogen ambient for 1 hour. Both XRD and SBM analyses revealed that the Pt/Al interdiffusion formed a single phase of $RtAl_2$ intermetallic compound. On the other hand, in the presence of TiN($1000{\AA}$) barrier layer at the Pt/Al interface, the intermetallic formation was completely suppressed even after the annealing at $500^{\circ}C$. These were in good agreement with the predicted effect of the TiN diffusion barrier layer. But the conventional TiN CCB layer could not perfectly block the Pt/Al reaction during the back-end processes of the FeRAM integration with the maximum annealing temperature of $420^{\circ}C$. The difference in the TiN barrier properties could be explained by the voids generated on the Pt electrode surface during the integration. The voids were acted as the starting point of the Pt/Al reaction in real FeRAM structure.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권1호
• /
• pp.98-103
• /
• 2008

1T1C DRAM has been facing technological and physical constraints that make more difficult their further scaling. Thus there are much industrial interests for alternative technologies that exploit new devices and concepts to go beyond the 1T1C DRAM technology, to allow better scaling, and to enlarge the memory performance. The technologies of DRAM cell are changing from 1T1C cell type to capacitor-less 1T-gain cell type for more scalable cell size. But floating body cell (FBC) of 1T-gain DRAM has weak retention properties than 1T1C DRAM. FET-type 1T-FeRAM is not adequate for long term nonvolatile applications, but could be a good alternative for the short term retention applications of DRAM. The proposed nonvolatile refresh scheme is based on utilizing the short nonvolatile retention properties of 1T-FeRAM in both after power-off and power-on operation condition.

• 마이크로전자및패키징학회지
• /
• 제30권3호
• /
• pp.73-77
• /
• 2023

본 연구에서는 서로 다른 강유전성 물질을 활용하여 Multi-level FeRAM (Ferroelectrics random access memory) 소자에 대한 구조를 제시하였으며, 이를 검증하기 위해 Simulation을 통한 C-V 분석을 수행하였습니다. Multi-level 소자를 구현하기 위해 두 가지 서로 다른 물성을 가진 강유전체를 동일한 하부 전극 위에 나란히 증착하고, 이후 게이트 전극을 위에 올린 MFM (Multi-Ferroelectric Material) 구조를 제안하였습니다. 두 강유전체가 서로 다른 전압 조건에서 분극 현상 (Polarization)을 나타내는 것을 바탕으로, 두 개의 물질 중 한 개만 polarization 되었을 때와 두 개 모두 polarization 되었을 때의 상황을 C-V peak 분석을 통해 확인하여 Multi-level 동작을 구현할 수 있음을 확인하였습니다. 더불어, 제시한 구조를 반도체 제조 공정을 활용하여 구현하는 방법을 공정 simulation을 통해 검증하였습니다. 이러한 결과는 하나의 메모리 셀에서 여러 상태 값을 저장할 수 있음을 의미하며, 이는 메모리의 집적도를 크게 향상시킬 수 있는 새로운 구조체로서의 가능성을 의미합니다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2000년도 추계학술발표강연 및 논문개요집
• /
• pp.43-43
• /
• 2000