• 대한전자공학회논문지SD
• /
• 제40권12호
• /
• pp.87-94
• /
• 2003

본 논문에서는 통계적 분석 방법으로 IEEE 802.11a WLAN의 OFDM 모뎀용 IFFT 및 FFT의 양자화 에러를 최소화하는 설계방법을 제안한다. 제안된 방법은 IFFT 및 FFT의 회전계수(twiddle coefficient)에 통계적으로 계산된 계수를 적용하여 회전계수를 수정하는 새로운 알고리즘을 사용한다. 본 논문에서는 알고리즘을 radix-2² SDF(single-path delay feedback) 구조에 적용하여 설계하였고 IFFT와 FFT의 대칭적 성질을 이용하여 회로블록을 공유하도록 하였다. 회로 레벨에서 설계된 입출력 10비트인 송신단의 IFFT와 수신단의 FFT가 자기루프 구조 가졌을 때 최대 양자화 오차는 0.0021이다. 기존의 선형확장 회전계수의 최대 양자화 오차가 0.0087로 측정되었기 때문에 제안된 프로세서가 3비트 효율이 좋다.

• 한국정보통신학회논문지
• /
• 제12권11호
• /
• pp.2039-2044
• /
• 2008

FIR 필터, DCT, FFT와 같은 디지털 신호처리 응용에서 다중 고정 계수 곱셈의 효율적인 하드웨어 구현문제에 자주 접하게 된다. 고정계수 곱셈기 설계에서 공통 하위식 제거 알고리즘은 면적과 전력소모를 상당히 개선시킬 수 있는 방법을 제공한다. 본 논문에서는 CSD 계수에서 빈번히 나타나는 두 공통 하위식($10{\bar{1}}$, 101)의 덧셈을 수행하는 전용덧셈기 설계 방법을 제안한다. 제안한 방법을 radix-24 FFT 구조의 고정계수 곱셈블록에 적용한 실험에서 제안한 방법의 면적, 지연시간, 전력소비는 기존방법 보다 각각 21%, 11%, 12% 정도 향상됨을 보인다.

• 한국정보통신학회논문지
• /
• 제16권7호
• /
• pp.1370-1376
• /
• 2012

본 논문에서는 남성화자 혹은 여성화자인지를 구분하는 성별인식 알고리즘을 제안한다. 본 논문에서는 남성화자와 여성화자의 특징벡터를 분석하며, 이러한 남녀의 특징벡터를 이용하여 신경회로망에 의한 제안한 성별인식에 대한 인식실험을 수행한다. 신경회로망의 입력신호로 사용한 특징벡터로는 10차의 LPC 켑스트럼 계수, 12차의 LPC 켑스트럼 계수, 12차의 FFT 켑스트럼 및 1차의 RMS, 12차의 LPC 켑스트럼 및 8차의 FFT 스펙트럼들이다. 본 실험에서는 특히 12차의 LPC 켑스트럼 및 8차의 저역 FFT 스펙트럼의 특징벡터를 사용하여 20-20-2의 네트워크에 의하여 신경회로망이 학습되었다. 실험결과, 남성화자에 대하여 학습 시에는 평균 99.8%, 여성화자에 대해서는 평균 96.5%의 성별인식률이 구해졌다.

• 대한전자공학회논문지SD
• /
• 제44권9호
• /
• pp.48-53
• /
• 2007

Fast Fourier Transform(FFT)과 같은 디지털 신호처리 응용에서는 계수가 미리 정해진 특정 그룹의 곱셈기를 사용한다. 본 논문에서는 수정된 CSD 알고리즘 및 부분곱 공유 알고리즘을 기반으로 계수가 미리 정해진 특정 그룹의 곱셈 계수를 위한 효율적인 곱셈기 설계 방법을 제안한다. 제안한 알고리즘을 direct digital frequency synthesizer(DDFS)에 사용되는 sine/cosine 생성회로 및 128 point radix-24 FFT에 사용되는 곱셈기에 적용하였을 경우 기존 곱셈에 비하여 면적, 소비전력, 속도에서 최대 34%의 이득이 있음을 CAD 시뮬레이션을 통해 보인다.

• 한국수자원학회논문집
• /
• 제38권10호
• /
• pp.851-859
• /
• 2005

정규 상호 상관 (상관계수)은 입자영상유속계(PIV) 분석에서 형태 분석을 위한 가장 정확하고 적합한 척도이다. 그러나 상관계수는 주파수 영역에서 그에 상당하는 간단한 수식 표현이 없기 때문에, 빠르지만 부정확한 척도들이 종종 이용된다. 이러한 척도 중에서 선정된 세 가지 방법과 상관계수법을 상호 비교하였다. 그 결과 상관계수법을 제외한 나머지 척도들은 모두 종종 부정확한 결과를 도출함을 알 수 있었다. 그러나 상관계수법은 계산 시간이 많이 걸린다는 단점을 지니고 있다. 이 문제를 해결하기 위해, 상관계수법을 계산하는 빠르고 정확한 방법을 제시하였다. 이 방법은 상관계수의 분산을 계산하는 Fn 알고리듬과 분모를 계산하는 순차가감법을 결합한 것이다. 시험 결과 이 방법은 상관계수를 빠르고 정확하게 계산할 수 있음을 보였다.

• 전기전자학회논문지
• /
• 제16권3호
• /
• pp.189-196
• /
• 2012

본 논문에서는 FFT 영역을 이용한 새로운 RVDT 인코더의 위상 오차 보상 방법을 제시하였다. 최소 개수의 보상 저항의 조합으로 오차를 측정하고 FFT 변환 후 1차 하모닉 성분의 저항에 따른 계수의 변화를 구하였다. 또한 삽입 저항과 계수의 크기가 반비례 관계에 있음을 알아냈다. 이 방법은 기존의 시간 영역에서의 보상에 비해 테이블을 구하는데 드는 시간이 단축되고 테이블의 크기를 획기적으로 줄일 수 있었다. 또한 축변환을 통해 보상 저항의 위치도 정확히 찾을 수 있었으며 첨두간 위상 오차값을 0.57도 정도로 2배 가까이 개선하였다.

• 대한전자공학회논문지
• /
• 제27권2호
• /
• pp.144-150
• /
• 1990

본 논문에서는 레딕스(radix)-2 FFT 알고리듬에 이용하였던 완전 셔플(shuffle)을 확장하여 새로이 얻은 이중 와전 셔플을 적용하여 레딕스-4 FFT 프로세서를 설계하였다. 이 FFT 프로세서는 버터플라이 연산 회로, 입, 출력값과 계수의 번지 발생기, 입, 출력값을 일시 저장하는 레지스터와 제어회로로 구성된다. 또한 입, 출력값과 계수를 저장하기 위해 외부 RAM과 ROM을 필요로 한다. 버터플라이 회로는 12개의 곱셈기와 덧셈기, 뺄셈기, 딜레이 시프트 레지스터(delay shift register)로 되어 있다. 25MHz two phase 클럭으로 동작하는 이 프로세서는 256-절 FFT를 6168 클럭, 즉 247 us 에 계산을 하며 또한, 사용자가 4, 16, 64, 256- 점까지 임의의 점을 선택할 수 있는 유연성을 갖는다. 그리고 2-um 이중 메탈 CMOS 공정을 이용하여 28000 여개의 트랜지스터와 55개의 패트를 $8.0{\times}8.2mm^2$면적에 설계할 수 있었다.

• 한국정보통신학회논문지
• /
• 제15권10호
• /
• pp.2093-2099
• /
• 2011

음성 신호와 자동차 엔진 배기음 등의 소음이 섞인 신호에서 통계적 방법을 이용하여 음성 신호와 자동차 소음 신호를 분리하였다. 분리된 신호에서 음성신호를 구분해 내기 위해 128개의 원소를 갖는 신호 조각의 연속으로 신호를 재구성하고 각 신호 조각에 대해 FFT를 구하였다. 각 신호 조각의 FFT 계수 중에서 저주파 영역의 일부 계수 중 계수 각각에 대해 각 신호 조각 사이의 자기 공분산을 구하고 이들을 평균하였다. 그리고 linear regression을 이용 하여 평균 자기 공분산 값들을 연결하는 직선의 방정식을 구한 후 이 직선의 기울기를 비교하여 음성 신호와 자동차 소음 신호를 구분하는 방법을 제안하고 유용성을 확인하였다.

• 대한전자공학회논문지SP
• /
• 제46권4호
• /
• pp.157-164
• /
• 2009

이 논문에서는 OFDM시스템에서 가장 큰 칩 면적을 차지하고 높은 전력을 요구하는 핵심 연산 블록인 FFT에 대하여 파이프라인 Radix-4 MDC 방식의 저면적 구조를 제안하였다. 나비연산기에서 Twiddle factor 복소 곱셈연산을 수행할 때, 기존의 곱셈기를 사용하지 않고 CSD형 계수의 공통패턴을 공유하여 덧셈의 수를 줄일 수 있는 Common sub-expression sharing 방식과 CORDIC 알고리즘을 사용하여 구현 면적을 감소시켰다. 제안구조는 Verilog-HDL을 통해 모델링하고 Synopsys로 논리합성한 결과 기존구조와 비교하여 복소곱셈부는 48.2%감소효과, 전체 FFT구조는 22.1%의 면적 감소효과를 달성하였다. 따라서 제안된 FFT구조는 다양한 크기의 FFT를 사용하는 OFDM용 시스템에 효율적으로 사용될 수 있는 구조임을 보였다.

• 전자공학회논문지
• /
• 제52권2호
• /
• pp.97-105
• /
• 2015

이 논문은 SIMD 구조를 갖는 프로세서에서 FFT 연산을 효과적으로 처리하는 방법에 대한 것이다. FFT는 디지털 신호처리 분야에서 널리 사용되는 범용 알고리즘으로 이의 효과적인 처리는 성능 향상에 있어서 매우 중요하다. Bruun 알고리즘은 반복적인 인수분해를 통해 구현되는 FFT 알고리즘으로, 널리 사용되는 Cooley-Tukey 알고리즘에 비해 복소수 곱셈이 아닌 실수 곱셈으로 대부분의 동작을 수행하는 장점을 가지고 있으나, SIMD 프로세서에서 구현하는 데는 벡터 데이터의 정렬 형태가 복잡하고 연산에 필요한 계수들을 저장할 메모리를 더 필요로 하는 단점이 있다. 실험 결과에 따르면 길이 1024인 FFT 연산을 SIMD 프로세서에서 수행하는데 있어서 Bruun 알고리즘은 Cooley-Tukey 알고리즘에 비해서 약 1.2배의 더 높은 처리성능을 보이지만, 약 4 배 더 큰 데이터 메모리를 필요로 한다. 따라서 데이터 메모리에 대한 제약이 큰 경우가 아니라면 SIMD 프로세서에서 Bruun 알고리즘이 FFT 연산에 적합하다.